(EN)The purpose of the present invention is to enable input/output terminals to be arranged so as to be adapted for the usage environment. A semiconductor module (5) is surface mounted to a surface-layer wiring layer (30a) of a main substrate (3). First module terminal groups (11) disposed at the side of a first edge (2a) of the semiconductor module (5), and first substrate terminal groups (301) disposed at the side of a first edge (3a) of the main substrate (3) are connected by first surface-layer wiring patterns (311) formed in the surface-layer wiring layer (30a). Second module terminal groups (12) disposed at the side of a second edge (2c) of the semiconductor module, and second substrate terminal groups (302) disposed at the side of a second edge (3c) of the main substrate are connected by second surface-layer wiring patterns (312) formed in the surface-layer wiring layer (30a).(FR)Selon l’invention, une borne d’entrée/sortie est disposée de manière adaptée à un environnement de mise en œuvre. Un module de semi-conducteur (5) est monté en surface sur une couche de câble superficielle (30a) d’un substrat principal (3). Un premier groupe de bornes de module (11) disposé du côté d’un premier bord de module (2a) du module de semi-conducteur (5), et un premier groupe de bornes de substrat (301) disposé du côté d’un premier bord de substrat (3a) du substrat principal (3), sont connectés par un premier motif de câble superficiel (311) formé sur la couche de câble superficielle (30a). Un second groupe de bornes de module (12) disposé du côté d’un second bord de module (2c), et un second groupe de bornes de substrat (302) disposé du côté d’un second bord de substrat (3c), sont connectés par un second motif de câble superficiel (312) formé sur la couche de câble superficielle (30a).(JA)使用環境に適応して入出力端子を配置する。半導体モジュール（５）は、主基板（３）の表層配線層（３０ａ）に表面実装される。半導体モジュール（５）のモジュール第１辺（２ａ）の側に配置された第１モジュール端子群（１１）と、主基板（３）の基板第１辺（３ａ）の側に配置された第１基板端子群（３０１）とが、表層配線層（３０ａ）に形成された第１表層配線パターン（３１１）により接続され、モジュール第２辺（２ｃ）の側に配置された第２モジュール端子群（１２）と、基板第２辺（３ｃ）の側に配置された第２基板端子群（３０２）とが、表層配線層（３０ａ）に形成された第２表層配線パターン（３１２）により接続される。