C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL

C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L45/00—Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L45/00—Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L45/00—Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L45/00—Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof

Abstract

A manufacturing method of a phase change memory device is provided to have a large difference of a resistance value between phase change patterns of a reset state and phase change patterns of a set state by forming a phase change material film inside a localized structure such as a contact hole without a void. A substrate having an opening part is loaded in a chamber. A first source gas is supplied to the chamber during t1 time(t1). The first source gas is changed into a plasma state in order to form a Ge film by supplying plasma to the chamber. A second source gas is supplied to the chamber during t3 time(t3). A second material film is formed on a top of a doped Ge film. The second source gas is changed into a plasma state by supplying plasma to the chamber. A plasma doping process of dopant is performed during t4 time(t4) shorter than t3 time. A third source gas is supplied to the chamber during t5 time(t5). A third material film is formed on a top of a doped tellurium film. The third source gas is changed into a plasma state by supplying plasma to the chamber.

상기 하부 전극(14)을 통하여 프로그램 전류가 흐르는 경우에, 상기 상변화 패턴(16) 및 상기 하부 전극(14) 사이의 계면(이하에서는 '활성접촉면'이라 한다.)에서 주울 열(joule heat)이 생성된다. If the programming current flowing through the lower electrode 14, the interface between the phase change pattern 16 and the lower electrode 14 (hereinafter referred to as "active contacts") column (joule heat) Joule in It is generated.이러한 주울 열은 상기 상변화 패턴(16)의 일부분(24, 이하에서는 '전이 영역'이라 한다.)을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시킨다. The Joule heat is a portion of the phase shift pattern 16 (the 24, hereinafter referred to as the 'transition zone'.) Is converted to the amorphous state (amorphous state) or the crystalline state (crystalline state).예를 들면, 상기 상변화 패턴(16)에 짧은 시간 동안 고전류를 인가함으로써 상기 상변화 패턴(16)은 상기 비정질 상태의 리셋(reset) 상태(로직 "1"의 저장에 해당함)로 변환될 수 있다. For example, by applying a high current for a short time in the phase change pattern 16 wherein the phase change pattern 16 can be converted to the reset (reset) state (corresponding to the storage of a logic "1") in the amorphous state have.대조적으로, 상기 상변화 패턴(16)에 긴 시간 동안 저전류를 인가함으로써 상기 결정질 상태의 셋(set) 상태(로직 "0"의 저장에 해당함)로 변환될 수 있다. In contrast, it can be converted into by applying a low current for a longer period of time in the phase change pattern 16 (corresponding to the storage of a logic "0"), set (set) state of the crystalline state.이 경우에, 상기 리셋 상태를 갖는 상기 전이 영역(24)의 저항은 상기 셋 상태를 갖는 상기 전이 영역(24)의 저항 보다 높다. In this case, the resistance of the transition region 24 having the reset state is higher than the resistance of the transition region 24 has the set state.따라서 읽기 모드에서 상기 전이 영역(24)을 통하여 흐르는 전류를 감지함으로써, 상기 상변화 메모리소자의 단위 셀에 저장된 정보가 로직 '1'인지 로직 '0'인지를 판별할 수 있다. Therefore, it is possible to determine whether the transition area 24 by sensing the current flowing, the information stored in the unit cell of the phase change memory element logic "1" if the logic "0" through the read-in mode.

여기서, 상기 전이 영역(20)이 크면 클수록 리셋 전류 및 셋 전류는 비례적으로 커져야한다. Here, the higher the transition region 20 is large reset current and a set current is keojyeoya proportionally.이 경우, 상기 액세스(access) 소자는 상기 전류들을 공급하기에 충분한 전류 구동능력을 갖도록 설계되어야 한다. In this case, the access (access) device has to be designed to have the sufficient current drive capability for supplying the current.그러나 상기 전류 구동능력을 향상시키기 위해서는 상기 액세스 소자가 차지하는 면적이 증가된다. However, in order to improve the current driving capacity, the area occupied by the access device is increased.바꾸어 말하면, 상기 전이 영역(20)이 작을수록 상기 상변화 메모리소자의 집적도 개선에 유리하다. In other words, the smaller the more the transition region 20 is advantageous for the improvement of integration of the phase change memory element.

이를 개선하기 위해, 상기 상변화 패턴을 좁은 공간을 갖는 콘택홀 내에 형성하려는 시도가 진행되고 있다. To improve this, it is attempted to form the phase-change pattern in the contact hole with a narrow space in progress.예를 들면, 상기 GST 막으로 이루어진 상변화 패턴을 콘택홀과 같은 국한된 구조(confined structure) 내에 형성시키는 것이다. For example, it is to form a phase shift pattern formed of the GST layer in a confined structure, such as a contact hole (confined structure).이 경우에, 상기 콘택홀에 상기 GST 막을 증착하기 위해 스퍼터링과 같은 물리기상증착(physical vapor deposition)의 공정이 사용된다. In this case, the process of physical vapor deposition (physical vapor deposition) such as sputtering to deposit a GST film in the contact holes are used.그러나, 상기 물리기상증착 공 정을 사용함으로써 상기 GST 막이 치밀한 조직을 갖지 못할 뿐만 아니라,상기 GST 막의 결정립(grain)의 크기가 지나치게 클 수 있다. However, by using the physical vapor deposition as well as the GST fair film not have a dense texture, the size of the GST film grain (grain) can be too large.이로 인하여, 상기 국한된 구조 내에 상기 상변화 패턴을 채우는데 있어서, 상기 상변화 패턴 내에 보이드(void) 또는 심(seam)이 발생될 수 있다. Due to this, according to fill the phase change pattern in the localized structure, it can be a void (void) or seam (seam) occurs in the phase change pattern.상기 보이드 및/또는 상기 심은 상기 상변화 패턴의 특성을 열화시킨다. The voids and / or the shim deteriorates the characteristics of the phase change pattern.예컨대, 상기 상변화 패턴의 상기 보이드 및/또는 심이 형성된 부분은 매우 높은 저항을 가질 수 있다. For example, the void and / or core part formed of the phase change pattern may have a very high resistance.이에 따라, 상기 상변화 패턴이 결정 상태 또는 비정질 상태로 변환될지라도, 상기 상변화 패턴의 저항 변화가 둔감해질 수 있다. Accordingly, the above phase-change pattern even when converted to a crystalline state or an amorphous state, the resistance change of the phase change pattern may become insensitive.다시 말해서, 상기 보이드 및/또는 심으로 인하여 상기 리셋 상태와 상기 셋 상태 사이의 저항 차이가 감소될 수 있다. In other words, due to the voids and / or core it can be reduced the resistance difference between the reset state and the set state.그 결과, 상변화 기억 소자의 센싱 마진(sensing margin)이 감소될 수 있다. As a result, the sensing margin (sensing margin) of the phase change memory element can be reduced.또한, 상기 보이드 및/또는 심으로 인하여, 상기 상변화 기억 소자 내 단위 셀들의 상기 리셋 상태 (또는 상기 셋 상태)의 저항들의 균일성을 저하시켜 상기 상변화 기억 소자의 오작동을 초래할 수 있다. Further, the voids and / or due to the core, by reducing the resistance of the uniformity of the reset state of the phase change memory element unit cell (or the set of conditions) may result in the non-operation of the phase change memory element.

본 발명이 이루고자 하는 기술적 과제는 작은 결정립을 갖는 상변화 물질막을 형성시켜 반도체 소자의 신뢰성을 향상시키는데 기여하는 상변화 기억 소자의 제조 방법을 제공함에 있다. The present invention is to provide a method of manufacturing a phase change memory element that contributes to form a film by a phase change material having a small crystal grains to improve the reliability of the semiconductor device.

또 다른 실시예들에서, 상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. In still other embodiments, the doping of the first film deposition material and the impurities can be conducted in-situ (in-situ).

또 다른 실시예들에서, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성될 수 있다. In still other embodiments, the first material film prior to deposition on the substrate, further includes forming an interlayer insulating film having an opening on the substrate, it can be formed so as to fill the opening film of the first material .

또 다른 실시예들에서, 상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행될 수 있다. In still other embodiments, the first material layer is formed, and the doping of the impurities can proceed in at least one or more times repeatedly.

또 다른 실시예들에서, 상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질막을 형성할 수 있다. In still other embodiments, the case where the first material layer is formed by supplying a first source gas, after the doping of the impurity, and the second supplying a source gas the doped first material layer onto the second material film It can be formed.상기 제2 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. Wherein it is possible to plasma-doping the impurity in the second material layer.상기 도핑된 제2 물질막 상에 제3 소스 가스를 공급하여 제3 물질막을 형성할 수 있다. Supplying a third source gas on the doped second material layer to form a third material film.상기 제3 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. Wherein it is possible to plasma-doping the impurity in the third material layer.

또 다른 실시예들에서, 상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성할 수 있다. In still other embodiments, the first material film is a first and second, if that is formed by supplying the source gas, after the doping of the impurity, and the second and third first material and the source gas come by supplying to the doped the film 4 can be formed on the material film.상기 제4 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. The fourth can be plasma doping the impurities in the material film.이 경우에, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성할 수 있다. In this case, the first film material prior to depositing on a substrate, it is possible to form the lower electrode on the substrate.상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성할 수 있다. After doping of the impurities, it is possible to form the phase change material pattern by patterning a film of laminated material combination with the material layer.상기 상변화 패턴 상에 상부 전극을 형성할 수 있다. An upper electrode on the phase change pattern can be formed.

본 발명에 따르면, cyclic PECVD 또는 PEALD를 사용하여 저마늄, 텔루리움 및 안티몬을 각각 함유하는 물질막들을 형성하고, 각 원소의 물질막의 형성 후에, 상기 물질막에 불순물을 플라즈마 도핑함으로써 상변화 물질막은 작은 결정립 크기를 갖도록 형성된다. In accordance with the present invention, cyclic PECVD or by using PEALD germanium, telru Solarium and forming the material film containing antimony, respectively, and after forming material layer of each element, the film material phase changes by doping plasma impurities in the material layer It is formed to have a small grain size.이에 따라, 콘택홀과 같은 국한된 구조 내에 상기 상변화 물 질막은 보이드 및/또는 심없이 형성될 수 있다. Accordingly, it can be formed without localized in structures such as contact holes wherein the phase change substance film voids and / or core.그 결과, 리셋 상태의 상변화 패턴들과 셋 상태의 상변화 패턴들 사이에 저항값들은 큰 차이를 가질 뿐만 아니라, 상기 상변화 기억 소자 내 단위 셀들의 상변화 패턴들은 균일한 리셋 상태 (또는 상기 셋 상태)의 저항들을 가질 수 있다. As a result, the resistance value between the change pattern of the change pattern of the reset state and set state not only have a large difference, the phase-change patterns of a unit cell, the phase-change memory elements are uniform reset state (or the It may have a resistance of three states).

아울러, 상기 불순물이 도핑된 상변화 물질막은 미도핑된 상변화 물질막에 비하여 큰 저항을 갖도록 형성될 수 있다. In addition, it can be formed to have a large resistance compared with the non-doped phase change material layer, phase change material film with the impurity is doped.이로 인하여, 상변화 물질막을 리셋 또는 셋 상태로 변환시키는 전류의 양이 감소되어 저전력으로 상변화 기억 소자를 작동시킬 수 있다. Due to this, the amount of current to convert the phase change material film is in a reset or set state is reduced can operate a phase change memory device with low power consumption.결론적으로, 상기 상변화 기억 소자의 신뢰성을 확보할 수 있다. Consequently, it is possible to ensure the reliability of the phase change memory element.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. With reference to the accompanying drawings will be described in detail preferred embodiments of the present invention.그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. However, the invention is not limited to the embodiments set forth herein may be embodied in different forms.오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. Rather, the embodiments are described here examples are being provided to make this disclosure to be thorough and is transmitted to be complete, and fully the scope of the present invention to those skilled in the art.도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. In the figures, the dimensions of layers and regions are exaggerated for clarity.명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. The same reference numerals throughout the specification denote like elements.또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. Also, the device (element) or a layer, referred to as the other element or layer "above (on)", or "the (on)" as well as the directly above the other element or layer through the other layer or the other element in the middle If it includes both.

도 2 및 도 3을 참조하면, 기판(110)에 워드라인(114, WL)을 한정하는 소자분리막(112)을 형성할 수 있다. 2 and may be 3, the forming the device isolation film 112 for defining the word lines (114, WL) on a substrate (110).상기 기판(110)은 실리콘웨이퍼와 같은 반도체기판으로 형성할 수 있다. The substrate 110 may be formed of a semiconductor substrate such as a silicon wafer.상기 소자분리막(112)은 트렌치소자분리 기술을 이용하여 형성할 수 있다. The device isolation film 112 may be formed using a trench isolation technique.상기 소자분리막(112)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The device isolation film 112 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films.상기 워드라인(114, WL)은 고농도 불순물 이온주입 영역으로 형성할 수 있다. The word lines (114, WL) may be formed as a high concentration impurity ion-implanted regions.예를 들면, 상기 워드라인(114)은 n형 불순물로 도핑될 수 있다. For example, the word line 114 may be doped with n-type impurity.이와는 다른 실시예에서는, 상기 워드라인(WL)이 상기 기판(110) 상에 적층된 도전성 배선으로 형성할 수 있다. Conversely In other embodiments, the word lines (WL) may be formed by a conductive wiring line laminated on the substrate (110).상기 도전성 배선은 금속배선 또는 에피택시얼 반도체 패턴으로 형성할 수 있다. The conductive wiring may be formed of metal wire or epitaxial semiconductor patterns.

상기 워드라인(114) 및 상기 소자분리막(112) 상에 절연막(120)을 형성할 수 있다. The word line 114 and the insulating film 120 on the device isolation film 112 may be formed.상기 절연막(120)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The insulating layer 120 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films.상기 절연막(120) 내에 다이오드(D)를 형성할 수 있다. It may form a diode (D) in the insulating film 120.상기 다이오드(D)는 상기 워드라인(114)의 소정영역 상에 제1 반도체 패턴(124) 및 제2 반도체 패턴(126)을 차례로 적층하여 형성할 수 있다. The diode (D) can be formed by sequentially stacking a first semiconductor pattern 124 and the second semiconductor pattern 126 on the predetermined regions of the word line 114.

상기 제1 반도체 패턴(124)은 n형 또는 p형 반도체 막으로 형성할 수 있다. The first semiconductor pattern 124 may be formed of n-type or p-type semiconductor film.상기 제2 반도체 패턴(126)은 상기 제1 반도체 패턴(124)과 다른 도전형의 반도체 막으로 형성할 수 있다. The second semiconductor pattern 126 may be formed of a semiconductor film of the first semiconductor pattern 124 and the other conductivity type.예를 들면, 상기 제1 반도체 패턴(124)은 n형 반도체 막으로 형성할 수 있으며, 상기 제2 반도체 패턴(126)은 p형 반도체 막으로 형성할 수 있다. For example, the first semiconductor pattern 124 may be formed of n-type semiconductor film and the second semiconductor pattern 126 may be formed of a p-type semiconductor film.

상기 제2 반도체 패턴(126) 상에 다이오드 전극(128)을 형성할 수 있다. Wherein it is possible to form the second semiconductor patterns diode electrode 128 on 126. The상기 다이오드 전극(128)은 금속막, 또는 금속실리사이드막과 같은 도전막으로 형성할 수 있다. The diode electrode 128 may be formed of a conductive film such as a metal film, or a metal silicide film.상기 절연막(120) 및 상기 다이오드 전극(128)의 상부표면은 평탄화하는 것이 바람직하다. The top surface of the insulating film 120, and the diode electrode 128 is preferably planarized.이 경우에, 상기 다이오드 전극(128)의 상부표면은 노출될 수 있다. In this case, the upper surface of the diode electrode 128 may be exposed.

상기 절연막(120)을 덮는 하부 층간절연막(130)을 형성할 수 있다. The lower interlayer insulating film 130 covering the insulating film 120 can be formed.상기 하부 층간절연막(130)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The lower interlayer insulating layer 130 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films.상기 하부 층간절연막(130)을 관통하여 상기 다이오드 전극(128)을 노출시키는 개구부(132)를 형성할 수 있다. Bored through the lower interlayer insulating film 130, it is possible to form the opening 132 exposing the diode electrode (128).

이어서, 상기 개구부(132) 내의 상기 다이오드 전극(128) 상에 하부 전극(134)을 형성할 수 있다. Then, it is possible to form the lower electrode 134 on the diode electrode 128 in the opening 132.상기 하부 전극(134)은 전이금속막, 전이금속 질화막 및 전이금속을 포함하는 삼원계막으로 형성될 수 있다. The lower electrode 134 may be formed of the three basic gyemak containing a transition metal film, a transition metal nitride and a transition metal.예를 들면, 상기 하부 전극(134)은 타이타늄막, 타이타늄 질화막, 타이타늄 알루미늄 질화막, 텅스텐막, 텅 스텐 질화막, 탄탈륨막, 탄탈륨 질화막, 탄탈륨 탄소 질화막, 및 텅스텐 탄소 질화막으로 이루어진 일군에서 선택된 하나를 포함하도록 형성될 수 있다. For example, the lower electrode 134 includes a titanium film, a titanium nitride film, a titanium aluminum nitride film, a tungsten film, a tungsten nitride film, a tantalum film, a tantalum nitride, tantalum carbon nitride, and tungsten, one selected from the group consisting of a carbon nitride film that may be formed.상기 하부 전극(134)은, 상기 개구부(132)를 채우는 도전막을 형성하고, 상기 도전막을 에치백(etch back)하여 형성할 수 있다. The lower electrode 134, and forming a conductive film to fill the opening 132, can be formed by etch back (etch back) to the conductive film.한편, 본 실시예에서는 도시하지 않았으나, 상기 개구부(132)의 측벽들에 절연성 스페이서를 형성할 수 있다. On the other hand, although not shown in the present embodiment, it is possible to form insulating spacers along the sidewalls of the opening 132.이는 이후 형성되는 상변화 패턴과 상기 하부 전극(134)과 접촉 면적을 축소시키기 위함이다. This is intended to reduce the contact area and the change pattern from the lower electrode 134 to be formed later.

그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물(30)로 도핑된 저마늄막(138)이 형성될 수 있다. As a result, there is a germanium nyummak 138 doped with the impurities 30 can be formed by the above-described plasma doping.이로 인해, 상기 도핑된 저마늄막(138)의 저항이 증가될 수 있다. As a result, the resistance of the germanium nyummak 138, the doped can be increased.

이어서, 상기 텔루리움막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 텔레리움막(140)을 형성할 수 있다. Then, it is possible to form a tele Solarium film 140 doped with the impurity by the plasma doping an impurity into the Telluride huts.상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t3 보다 짧은 t4 시간 동안 이루어질 수 있다. Plasma doping of the impurities can be achieved during a short time t4 than t3, as shown in Figure 8a.상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Type of gas and the impurity doping process is described, so substantially the same as for this the described method and with reference to Figure 5 will be omitted.

계속해서, 상기 안티몬막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 안티몬막(142)을 형성할 수 있다. It can continue to form an antimony layer 142 doped with the impurity by the plasma doping an impurity into the antimony film.상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t5 보다 짧은 t6 시간 동안 이루어질 수 있다. Plasma doping of the impurities can be achieved during a short time than t5 t6 as shown in Figure 8a.상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Type of gas and the impurity doping process is described, so substantially the same as for this the described method and with reference to Figure 5 will be omitted.

그 결과, 상기 개구부(132)를 채우면서 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)의 적층 조합막으로 구성되는 상변화 물질막이 형성된다. As a result, the formed film is a phase change material consisting of a laminated combination of film of the doped germanium nyummak 138, the doped Telluride huts 140 and the doped antimony layer 142, filling the openings (132) do.상기 상변화 물질막은 상기 불순물로 도핑된 GST 막을 구비하여 미도핑된 GST 막에 비해 높은 저항을 가질 수 있다. The film having a film doped with the impurity GST the phase change material in comparison with the non-doped GST layer may have a high resistance.

본 실시예에서는 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)이 각각 1회의 증착으로 상기 개구부(132)를 채우는 것을 예로 들었다. In this embodiment, I heard filling the doped germanium nyummak 138, the doped Telluride huts 140 and the antimony-doped layer 142 is the opening 132, each one time of the deposition for example.그러나, 이에 제한되지 않고, 상기 도핑된 막들(138, 140, 142)이 반복적으로 형성되어 상기 개구부(132)를 채울 수 있다. However, without being limited to this, and that the doped films (138, 140, 142) is formed repeatedly can be filled in the opening 132.

아울러, 다른 실시예에서는, 도 8b의 공정 플로우에 도시된 바와 같이, 상기 cyclic PECVD 또는 PEALD 장치의 챔버에 상기 제1 및 제2 소스 가스들을 혼합하여 t1 시간 동안 공급할 수 있다. In addition, in another embodiment, it can be supplied during the time t1, by mixing the first and second source gas in a chamber of the PECVD or PEALD cyclic As shown in the process flow shown in FIG. 8b.이 경우에, 상기 챔버에 플라즈마를 공급할 수 있다. In this case, it is possible to supply the plasma in the chamber.예를 들어, 상기 제1 및 제2 소스 가스들은 각각 상기 저마늄 및 상기 텔루리움을 함유하는 가스일 수 있다. For example, the first and second source gas may be a gas, each containing the germanium and the telru Solarium.상기 제1 및 제2 소스 가스들은 도 4 및 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. The first and second source gases may be a source of the gas listed described with reference to FIGS. 4 and 6.그 결과, 상기 저마늄 및 상기 텔루리움의 2원계 합금막으로 구성되며 상기 개구부(132)의 상기 하부 전극(134) 상에 제1 합금 물질막이 형성될 수 있다. As a result, composed of the germanium alloy and alloy film of the telru Solarium and may be the film of the first alloy material formed on the lower electrode 134 of the opening 132.이후, 상기 제1 및 제2 소스 가스를 상기 챔버에서 외부로 퍼지시킬 수 있다. Then, the first and second source gases in the chamber can be purged to the outside.

다음으로, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t1 시간 보다 짧은 t2 시간 동안 공급할 수 있다. Next, it can be supplied for a, and provides a plasma in the chamber ahulreoseo short time t2 the gas containing the impurity than the time t1 as shown in Figure 8b.이 경우에, 상기 제1 합금 물질막의 형성과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. In this case, the doping material of the first alloy film is formed with the impurity may be conducted in-situ (in-situ).그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제1 합금 물질막에 주입시켜 상기 불순물로 도핑된 제1 합금 물질막이 형성될 수 있다. As a result, it is to be formed a film of the first alloy material doped with the impurity implantation of the impurity by the above-described plasma doping of the first alloy material film.이 경우에, 상기 불순물은 산소, 질소 또는 탄소를 함유할 수 있다. In this case, the impurity may contain oxygen, nitrogen or carbon.이에 따라, 상기 불순물을 함유하는 가스들은 각각 O2, NH3 또는 C2H4일 수 있다. Accordingly, the gas containing the impurity may be in each of O2, NH3, or C2H4.이후, 상기 불순물을 함유하는 가스를 아르곤 가스 또는 질소 가스를 사용하여 퍼지시킬 수 있다. Since, it is the gas containing the impurities can be purged with an argon gas or nitrogen gas.

계속해서, 상기 챔버에 상기 제2 소스 가스 및 제3 소스 가스를 혼합하여 t3 시간 동안 공급할 수 있다. Subsequently, in the mixing chamber a second gas source and a third source gas can be supplied during the time t3.이 경우에도, 상기 챔버에 플라즈마를 공급할 수 있다. Also in this case, it is possible to supply the plasma in the chamber.예를 들어, 상기 제2 및 제3 소스 가스들은 각각 상기 텔루리움 및 상기 안티몬을 함유하는 가스일 수 있다. For example, the second and third source gases may each be a gas containing such telru Solarium and the antimony.이 경우에, 상기 제2 및 제3 소스 가스들은 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. In this case, the second and third source gases may be a source gas recited described with reference to FIG.그 결과, 상기 텔루리움 및 상기 안티몬의 2원계 합금막으로 구성되며, 상기 제1 합금 물질막 상에 제2 합금 물질막이 형성될 수 있다. The result consists of the telru Solarium and binary alloy film of the antimony may be a film material to form a second alloy over the first alloy film material.

계속해서, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t3 시간 보다 짧은 t4 시간 동안 공급할 수 있다. Subsequently, it is possible also to supply as illustrated in 8b, the gas ahulreoseo and provide a plasma in the chamber containing the above impurities in a short time t4 than the time t3.그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제2 합금 물질막에 주입시켜 상기 불순물로 도핑된 제2 합금 물질막이 형성될 수 있다. As a result, it can be formed by a film of a second alloy material doped with the impurity implantation of the impurity by the above-described plasma doping with the second alloy material film.상기 불순물의 가스 종류 및 도핑 공정은 상기 제1 합금 물질막에 대한 도핑 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. The type of gas and a doping step of the impurity is the same as a doping method for substantially the first alloy material film and the description thereof will be omitted.

본 실시예에서는 상기 도핑된 제1 합금 물질막 및 상기 도핑된 제2 합금 물질막이 각각 1회의 증착으로 상기 개구부를 채울 수 있거나, 상기 도핑된 막들이 반복적으로 형성되어 상기 개구부를 채울 수 있다. In this embodiment, the doped material layer, the first alloy and the second alloy film of dopant material, respectively, or to fill the opening by one deposition, the doped film are formed repeatedly, it can be filled in the opening.

상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행되는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory element that is in progress doping of the first film deposition material and the impurities are in-situ (in-situ).

제 1 항에 있어서, According to claim 1,

상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성되는 상변화 기억 소자의 제조 방법. Wherein the first material prior to depositing a film on a substrate, further includes forming an interlayer insulating film having an opening on the substrate, wherein the first material layer manufacturing method of the phase change memory element that are formed so as to fill the opening.

제 1 항에 있어서, According to claim 1,

상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행되는 상변화 기억 소자의 제조 방법. The first material and the film forming method for manufacturing a phase change memory element that is doped with impurities of the progress of at least one or more times repeatedly.

제 1 항에 있어서, According to claim 1,

상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질 막을 형성하고, If said first material film is formed by supplying a first source gas, and is formed after the doping of the impurity, and the second film is a second material on to supply a source gas the doped first material layer,

상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성하고, If it said first material film is formed by supplying a first and a second source gas, after the doping of the impurity, and the second and third source gases stop by supplying to the doped first material film on the fourth material film forming, and

상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성하고, Wherein the first material prior to depositing a film on a substrate, forming a lower electrode on the substrate;

상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성하고, After doping of the impurity, and forming a phase change material pattern by patterning a film of a combination material laminated to said film material,