G11C11/406—Management or control of the refreshing or charge-regeneration cycles

G11C11/40622—Partial refresh of memory arrays

Abstract

The circuit has a memory cell area (2) with dynamic memory cells (3) that are arranged in word lines (5) and bit lines (6), and a sampling unit (20) provided for making selection information available. A recreation circuit (10) recreates the memory cells based on the selection information, where the sampling unit has a condition memory to store the selection information. A word line decoder (7) selects one of the word lines depending on an address information, where the circuit has an address transmitter that provides the address information for addressing each of the word lines. An independent claim is also included for a method for recreating dynamic memory cells in a memory cell field.

Weitere vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben. Further advantageous embodiments of the invention are specified in the dependent claims.

Gemäß einer bevorzugten Ausführungsform der Erfindung kann die Auswahleinheit einen Zustandsspeicher aufweisen, um die Auswahlinformation zu speichern. According to a preferred embodiment of the invention, the selection unit may comprise a state memory to store the selection information.Insbesondere kann die Auswahleinheit weiterhin eine Programmierschaltung aufweisen, um den Zustandsspeicher abhängig von einem Schreibbefehl auf einer Adresse des Speicherzellenfeldes so mit einem ersten Zustand zu beschreiben, dass die Auffrischschaltung bei einem nachfolgenden Auffrischen die Speicherzellen an der Adresse auffrischt, und um den Zustandsspeicher abhängig von einem Freigabesignal bezüglich einer Adresse des Speicherzellenfeldes so mit einem zweiten Zustand zu beschreiben, dass die Auffrischschaltung bei einem nachfolgenden Auffrischen das Auffrischen der Speicherzellen an der Adresse unterdrückt. In particular, the selection unit can further comprise a programming circuit, in order to describe the state memory depending on a write command to an address of the memory cell array as having a first state that the refresh circuit refreshes at a subsequent refresh the memory cells at the address and to the state memory dependent on a enable signal to describe a second state with respect to an address of the memory cell array so that the refresh is suppressed during a subsequent refresh refresh the memory cell at the address.Auf diese Weise kann ein einmal benutzter Speicherbereich auch während des Betriebs der Speicherschaltung wieder freigegeben werden, so dass die darin enthaltene Information verworfen wird, indem kein weiteres Auffrischen der betreffenden Speicherzellen durchgeführt wird. In this way, once the used memory area can be re-enabled during operation of the memory circuit, so that the information contained therein is discarded by no more refreshing the respective memory cells is performed.

Es können weitere Auswahlschalter vorgesehen sein, die parallel zu den Auswahlschaltern angeordnet sind, wobei die Auffrischschaltung gestaltet ist, um die weiteren Auswahlschalter in einem Auffrischmodus zu öffnen und in einem Normalbetriebsmodus zu schließen. It can further selection switch may be provided which are arranged parallel to the selector switches, wherein the refresh circuit is designed to open the further selection switch in a refresh mode and close in a normal operation mode.

Ferner ist es möglich, dass der Zustandsspeicher Zustandsspeicherelemente aufweist, die jeweils einer der Wortleitun gen zugeordnet sind, wobei jeder der Auswahlschalter mit einem zugeordneten Zustandsspeicherelement verbunden ist, so dass der Schaltzustand jedes der Auswahlschalter von einem in dem Zustandsspeicherelement gespeicherten Datum abhängt. It is also possible that having the state storage state memory elements, each associated gen one of Wortleitun, each of said selection switch is connected to an associated state storage element, so that the switching state is dependent of each of the selection switch of a program stored in the state memory element date.

Insbesondere kann jedes der Zustandsspeicherelemente eine Programmierschaltung aufweisen, um beim Beschreiben einer Speicherzelle an einer der Wortleitungen das zugeordnete Zustandsspeicherelement in einen ersten Zustand zu versetzen, und um das zugeordnete Zustandsspeicherelement in einen zweiten Zustand zu versetzen, wenn die Speicherschaltung eingeschaltet wird oder ein Freigabesignal bereitgestellt wird. In particular, each of the state storage elements may have a programming circuit to enable writing to a memory cell on one of the word lines the associated state storage element into a first state, and to bring to the associated state memory element in a second state when the memory circuit is switched on or a release signal is provided ,Die Auswahlschalter sind bei einem ersten Zustand des jeweils zugeordneten Zustands des Speicherelementes geschlossen und bei einem zweiten Zustand des jeweils zugeordneten Zustandsspeicherelementes geöffnet. The selection switches are closed during a first state of the associated state of the memory element and open at a second state of the associated state memory element.

Gemäß einer weiteren bevorzugten Ausführungsform sind die Zustandsspeicherelemente als dynamische Speicherzellen entlang einer oder mehrerer Bitleitungen in dem Speicherzellenfeld vorgesehen, so dass an jeder der Wortleitungen eine Zustandsspeicherzelle angeordnet und durch Aktivieren der Wortleitung auslesbar ist, wobei erste Ausleseverstärker vorgesehen sind, die jeweils mit mindestens einer der Bitleitungen, die mit den dynamischen Speicherzellen verbunden sind, verbunden sind und wobei ein zweiter Ausleseverstärker vorgesehen ist, der mit einer der mehreren Bitleitungen, die mit den Zustandsspeicherzellen verbunden sind, verbunden ist, wobei die ersten und zweiten Ausleseverstärker zum Auffrischen aktivierbar sind, wobei die Auffrischschaltung die Ausleseverstärker nacheinander aktiviert, so dass der Zustand der Zustandsspeicherzelle an der aktivierten Wortleitung durch den zweiten Ausleseverstärker detektierbar ist und die ersten Ausleseverstärker abhängig von dem Zustan According to another preferred embodiment of the state storage elements are provided as dynamic memory cells along one or more bit lines in the memory cell array, so arranged a state memory cell to each of the word lines and is readable by activating the word line, said first sense amplifiers are provided corresponding to the respective at least one bit lines which are connected to the dynamic memory cells are connected and a second sense amplifier is provided which is connected to one of a plurality of bit lines which are connected to the state memory cells, wherein the first and second sense amplifiers are activated for refreshing, the refresh circuit activates the sense amplifier one after the other, so that the state of the state memory cell can be detected on the activated word line by the second read-out amplifier and the first sense amplifier depending on the Zustand in der Zustandsspeicherzelle zum Verstärken der Ladung auf der zugeordneten Bitleitung oder den mehreren zugeordneten Bitleitungen aktivierbar oder deaktivierbar sind. d can be activated in the state storage cell for amplifying the charge on the associated bit line or the plurality of associated bit lines or deactivated.

Es kann eine Programmierschaltung vorgesehen sein, um die Zustandsspeicherzellen mit einem ersten Zustand eines Auffrischdatums, der angibt, dass ein Auffrischen erfolgen soll, oder einem zweiten Zustand, der angibt, dass kein Auffrischen erfolgen soll, zu beschreiben, wobei der erste Zustand einem Potenzialpegel entspricht, in dessen Richtung sich die Zustandsspeicherzellen durch Leckströme im nicht adressierten Zustand entladen. There may be provided a programming circuit, in order to describe the state of memory cells having a first state of a Auffrischdatums, indicating that refresh is to take place, or a second state that indicates that no refreshing is to be made, wherein the first state corresponds to a potential level , the state of memory cells discharged in the direction thereof due to leakage currents in non-addressed state.

Gemäß einer weiteren Ausführungsform kann vorgesehen sein, dass die Zustandsspeicherzelle durch mehrere dynamische Speicherzellen gebildet ist, um eine größere Ladung zur Speicherung des ersten oder zweiten Zustands in der Zustandsspeicherzelle bereitzustellen. According to a further embodiment it can be provided that the state of memory cell is constituted by a plurality of dynamic memory cells to provide a larger charge for storing the first or second state in the state memory cell.

Jedem Abschnitt der jeweiligen Wortleitung kann eine entsprechende Zustandsspeicherzelle zugeordnet sein, so dass eine Wortleitung abhängig von der Auswahlinformation abschnittsweise auffrischbar ist. Each section of the respective word line may be associated with a corresponding state memory cell, so that a word line is dependent on the selection information sections rejuvenable.

4 4eine beispielhafte Schaltung eines Zustandsspeicherelements zum Zulassen bzw. Verhindern des Auffrischens von an einer Wortleitung befindlichen Speicherzelle; an exemplary circuit of a state storage element for permitting or prohibiting the refresh of located on a word line memory cell;

5 5zeigt einen Ausschnitt aus einer Speicherschaltung gemäß einer weiteren Ausführungsform der Erfindung, bei dem die Zustandsspeicherelemente als Teil des Speicherzellenfeldes ausgebildet sind; shows a detail of a memory circuit according to another embodiment of the invention, wherein the state storage elements are formed as part of the memory cell array;

6 6eine schematische Darstellung einer Speicherschaltung gemäß einer weiteren Ausführungsform der Erfindung, wobei die Zustandsspeicherelemente ebenfalls als Teil des Speicherzellenfeldes vorgesehen sind; a schematic diagram of a memory circuit according to another embodiment of the invention, wherein the state storage elements are also provided as part of the memory cell array;

7 7einen Ausschnitt aus einer erfindungsgemäßen Speicherschaltung gemäß einer weiteren Ausführungsform der Erfindung, bei dem die Zustandsspeicherelemente mit zwei dynamischen Speicherzellen des Speicherzellenfeldes ausgebildet sind; a detail of a memory circuit according to the invention according to a further embodiment of the invention, wherein the state storage elements are formed with two dynamic memory cells of the memory cell array;

Bei dynamischen Speicherzellen ist die Ladung in dem Kondensator In dynamic memory cells, the charge in the capacitor4 4gespeichert. saved.Im nicht adressierten Zustand verliert der Kondensator In the unaddressed state, the capacitor loses4 4jedoch im Laufe der Zeit seine Ladung, so dass nach einiger Zeit die in der Speicherzelle However, over time, its charge, so that after some time in the memory cell3 3gespeicherte Information nicht korrekt ausgelesen werden kann. stored information can not be read correctly.Aus diesem Grunde werden die Speicherzellen in bekannter Weise in regelmäßigen Abständen aufgefrischt, indem die Wortleitungen For this reason, the memory cells are refreshed in a known manner at regular intervals by the word lines5 5nacheinander adressiert und aktiviert werden, so dass die Ladungen der an der Wortleitung befindlichen Speicherzellen auf die zugehörigen Bitleitungen are successively addressed and activated so that the charges of the memory cell located on the word line to the associated bit lines6 6fließen und dort durch einen Verstärkungsvorgang mithilfe der Ausleseverstärker flow and help there by a boosting operation of the sense amplifier8 8thin die entsprechenden Speicherzellen in the corresponding memory cells3 3zurückgeschrieben wird, so dass die darin gespeicherte Information aufgefrischt wird und dadurch gegenüber einem Informationsverlust geschützt wird. is written back so that the information stored therein is refreshed and is thereby protected against a loss of information.

Üblicherweise sind die Ausleseverstärker Usually, the sense amplifier8 8thmit jeweils zwei Bitleitungen verbunden, wobei pro Wortleitung each connected to two bit lines, wherein each word line5 5nur eine Speicherzelle only one memory cell3 3für jedes der Bitleitungspaare vorgesehen ist. is provided for each of the bit line pairs.Eine Ladung des Kondensators A charge of the capacitor4 4der Speicherzelle the memory cell3 3wird detektiert, indem ein Ladungsvergleich auf den Bitleitungen is detected by a charge compared to the bit lines6 6des Bitleitungspaares mit Hilfe eines der Ausleseverstärker the bit line pair by means of the read-out amplifier8 8thvorgenommen wird, da nach dem Adressieren der entsprechenden Wortleitung is performed, since after addressing the corresponding word line5 5an einer der beiden Bitleitungen on one of the two bit lines6 6des Bitleitungspaares befindlichen Speicherzellen die Ladung der betreffenden Bitleitung sich gegenüber der Ladung der anderen Bitleitung des Bitleitungspaares ändert. of the memory cell bit line pair located the charging of the corresponding bit line is changed with respect to the charge of the other bit line of the bit line.

Um Chipfläche zu sparen, kann ein Zustandsspeicherelement In order to save chip area, a state storage element19 19für mehrere Wortleitungen vorgesehen sein, dh das Zustandsspeicherelement be provided for a plurality of word lines, that is, the state storage element19 19dient zum Öffnen und Schließen mehrerer Auffrischschalter is used for opening and closing a plurality of refresh switch17 17für entsprechend mehrere Wortleitungen for a corresponding plurality of word lines5 5. ,Wurde zuvor zumindest eine der Speicherzellen der entsprechenden Wortleitungen Was previously at least one of the memory cells of the corresponding word lines5 5beschrieben, wird in das den Wortleitungen zugeordnete Zustandsspeicherelement described, in which the word lines associated state storage element19 19eine logische "1" gespeichert, so dass in dem Selbstauffrischmodus die entsprechenden Wortleitungen stored a logic "1", so that in the self, the corresponding word lines5 5regelmäßig aufgefrischt werden. be refreshed regularly.Auch kann ein Zustandsspeicherelement Also, a state storage element19 19Wortleitungen verschiedener Speicherzellenfelder Word lines of different memory cell arrays2 2(Speicherbänke) auswählen, so dass diese für ein Auffrischen vorgemerkt werden, wenn in einem entsprechenden Speicherbereich eines der Speicherzellenfelder hineingeschrieben wurde. select (memory banks) so that they are retained for a refresh, when it is written into a corresponding memory area of ​​the memory cell arrays.

In In3 3ist eine weitere Ausführungsform der erfindungsgemäßen Speicherschaltung is another embodiment of the memory circuit according to the invention2 2dargestellt. shown.Ausgehend von der herkömmlichen Speicherschaltung, wie sie in Starting from the conventional memory circuit as in1 1dargestellt ist, ist bei der Ausführungsform der is shown in the embodiment of3 3ein weiterer Wortleitungsdekoder another word line decoder20 20vorgesehen, der die von dem Auffrischadressdekoder provided, of the Auffrischadressdekoder11 11gelieferte Auffrischadresse dekodiert und jeweils an einem den Auffrischadressen zugeordneten Dekodrerausgang mit einem ersten Eingang eines UND-Gatters decodes refresh address supplied and respectively to the one refresh addresses associated Dekodrerausgang to a first input of an AND gate22 22verbindet, an dessen zweiten Eingängen ein jeweiliges Zustandsspeicherelement connecting, at the second inputs of a respective state storage element21 21angeschlossen ist. connected.Die Zustandsspeicherelemente The state storage elements21 21geben wie bei der Ausführungsform der give as the embodiment of2 2an, welche Wortleitungen at which, word lines5 5mit den entsprechenden Speicherzellen aktiviert werden sollen und welche nicht. are to be activated to the corresponding memory cells and which are not.Die Ausgänge der UND-Gatter The outputs of the AND gate22 22sind miteinander verbunden, so dass die dort ausgegebenen Ausgangssignale miteinander verodert werden, so dass eine logische "1" an einem dritten Schalter are connected to each other, so that the output signals output there will be ORed together so that a logic "1" at a third switch23 23anliegt, wenn die durch die Auffrischadresse angegebene Wortleitung aktiviert werden soll, und dass eine logische "0" ausgegeben wird, wenn die durch die Auffrischadresse angegebene Wortleitung nicht aktiviert werden soll. rests when the direction indicated by the refresh word line to be activated, and that a logic output "0" when the direction indicated by the refresh address word line is not to be activated.Bei einer logischen "0" bleibt der dritte Schalter When a logic "0" remains the third switch23 23geöffnet, so dass das Selbstauffrischungssignal nicht an dem Wortleitungsdekoder opened so that the self-refresh signal is not on the word line decoder7 7anliegt und dieser somit deaktiviert ist. is applied and it is therefore disabled.Das Vorsehen der durch den weiteren Wortleitungsdekoder The provision by the further word line decoder20 20, die Zustandsspeicherelemente That state storage elements21 21, und die UND-Gatter And the AND gate22 22bereitgestellten Auswahlschaltung Selection circuit provided24 24zum Bereitstellen eines Auswahlsignals für den dritten Schalter for providing a selection signal for the third switch23 23sind vorteilhaft, wenn mehrere Bänke von Speicherzellenfeldern are advantageous when a plurality of banks of memory cell arrays2 2in der Speicherschaltung in the memory circuit1 1vorgesehen sind, so dass mithilfe der Auswahlschaltung are provided, so that by using the selection circuit24 24gleichzeitig mehrere Wortleitungsdekoder simultaneously a plurality of word line decoder7 7aktivierbar bzw. deaktivierbar sind, um das Auffrischen von Speicherzellen durch Aktivieren der betreffenden Wortleitung durchzuführen. are activated or deactivated in order to perform the refresh of memory cells by activating the respective word line.Ebenso wie in der Ausführungsform der Just as in the embodiment of2 2ist eine Reduzierung der Zustandsspeicherelemente a reduction in the state memory elements21 21möglich, wenn ein Zustandsspeicherelement possible if a state storage element21 21mehreren Wortleitungen a plurality of word lines5 5zugeordnet wird. is assigned.

Mit Bezug auf Regarding4 4werden die Zustandsspeicherelemente , the state memory elements19 19, .21 21, wie sie in den Ausführungsformen der As in the embodiments of2 2und and3 3sowie in den nachfolgend beschriebenen Ausführungsformen verwendet werden können, dargestellt. can be used as well as in the embodiments described below is shown.4 4zeigt ein Zustandsspeicherelement is a state storage element19 19mit einem SR-Flip-Flop an SR flip-flop30 30zum Speichern des Zustandssignals. to save the state signal.Der Setzeingang S ist mit einem Ausgang eines ersten UND-Gatters The set input S is connected to an output of a first AND gate31 31verbunden. connected.Ein erster Eingang des ersten UND-Gatters A first input of the first AND gate31 31ist mit einem der Ausgänge für die Wortleitungen des Wortleitungsdekoders is one of the outputs for the word lines of the word line decoder7 7(Ausführungsform der (Embodiment of the2 2) bzw. des weiteren Wortleitungsdekoders ) And the other word line decoder20 20(Ausführungsform der (Embodiment of the3 3) verbunden, so dass bei Aktivieren der dem Zustandsspeicherelement ), So that upon activation of the state memory element19 19zugeordneten Wortleitung eine logische "1" an dem ersten Eingang des ersten UND-Gatters associated word line is a logical "1" at the first input of the first AND gate31 31anliegt. is applied.Ein zweiter Eingang des ersten UND-Gatters A second input of the first AND gate31 31empfängt ein internes oder extern angelegtes Schreibsignal WRITE, das angibt, dass auf die durch die Wortleitungsadresse adressierte Wortleitung geschrieben werden soll. receives an internal or externally applied write signal WRITE, indicating that to be written to the addressed by the word line address word line.Dies führt dazu, dass an den Setzeingang S des Flip-Flops This means that to the set input S of the flip-flops30 30eine logische "1" angelegt wird, so dass das Flip-Flop a logical "1" is applied, so that the flip-flop30 30eine logische "1" speichert und diese an einem Ausgang Q des Flip-Flops a logic "1" and stores it to an output Q of flip-flop30 30ausgibt. outputs.Wie bereits zuvor mit Bezug auf die As mentioned above with respect to the2 2und and3 3beschrieben, bewirkt eine in dem Zustandsspeicherelement described, causes in the state memory element19 19, .21 21gespeicherte logische "1", dass die dem Zustandsspeicherelement stored logic "1" that the state memory element19 19, .21 21zugeordnete Wortleitung associated word line5 5bei einem Auffrischen berücksichtigt wird, so dass die Inhalte der mit der Wortleitung verbundenen Speicherzellen is considered when a refresh, so that the contents of the associated memory cell to the word line3 3im Selbstauffrischmodus aufgefrischt werden. be refreshed in the self refresh mode.Ein Rücksetzeingang R des Flip-Flops A reset input R of the flip-flops30 30ist mit einem Ausgang eines ODER-Gatters is connected to an output of an OR gate32 32verbunden. connected.An einen ersten Eingang des ODER-Gatters To a first input of the OR gate32 32ist ein Einschaltsignal POWERUP angelegt, das mit einer logischen "1" angibt, wenn die Speicherschaltung eingeschaltet wird und nach einer vorgegebenen Zeitspanne wieder eine logische "0" annimmt. is applied a turn-POWERUP indicative of logical "1" when the memory circuit is switched on and a logic "0" takes again after a predetermined period of time.Das Einschaltsignal bewirkt am Ausgang des ODER-Gatters eine logische "1", so dass das Flip-Flop The turn causes the output of the OR gate is a logic "1", so that the flip-flop30 30zurückge setzt wird und eine logische "0" am Ausgang Q des Flip-Flops is Retired and sets a logical "0" at the Q output of flip-flop30 30anliegt. is applied.Da die gezeigte Schaltung der Zustandsspeicherelemente für alle Zustandsspeicherelemente Since the circuit of the state memory elements shown for all state storage elements19 19, .21 21identisch ist, ist somit nach dem Einschalten der Speicherschaltung in allen Zustandsspeicherelementen is identical, thus after switching on of the memory circuit in all the state storage elements19 19, .21 21eine logische "0" gespeichert. a logical "0" is stored.

Werden wie zuvor beschrieben mehrere Wortleitungen einem Zustandsspeicherelement zugeordnet, so wird das Zustandsspeicherelement Are as described above a plurality of word lines associated with a state storage element, the state storage element is19 19, .21 21anstatt durch eine spezifische Wortleitungsadresse X-ADR durch eine beliebige Wortleitungsadresse X-ADR dem dem Zustandsspeicherelement zugeordneten Wortleitungsadressbereich in Verbindung mit dem Schreibbefehl WRITE gesetzt. instead set by a specific word line address X-ADR by an arbitrary word line address X-ADR to the associated the state memory element word line address range in combination with the WRITE command.Zur Realisierung sind dazu weitere ODER-Schaltungen an den ersten Eingängen des ersten und zweiten UND-Gatters For realizing this are further OR circuits at the first inputs of the first and second AND gate31 31, .33 33vorgesehen, an deren jeweiligen Eingänge alle entsprechenden Dekoderausgänge des Wortleitungsadressbereiches des Wortleitungsdekoders provided at their respective inputs of all the corresponding outputs of the word line decoder address range of the word line decoder7 7bzw. des weiteren Wortleitungsdekoders or the other word line decoder20 20angelegt sind. are applied.

Da die Zustandsspeicherzellen an Wortleitungen mit gerader Wortleitungsadresse an einer ersten Bitleitung des Bitleitungspaares und Zustandsspeicherzellen an Wortleitungen mit einer ungeraden Wortleitungsadresse an einer zweiten Bitleitung des Bitleitungspaares angeordnet sind, muss je nachdem über welche der Wortleitungen, dh gerade oder ungerade, die Zustandsspeicherzelle ausgelesen wird, entweder das Datum von der ersten oder zweiten Bitleitung des Bitleitungspaares, an dem die Zustandsspeicherzellen angeordnet sind, ausgelesen werden. Since the state of memory cells are arranged in word lines of an even word line address to a first bit line of the bit line pair and state memory cells to word lines having an odd word line address to a second bit line of the bit line pair must depending on which of the word lines, that is even or odd, the state of memory cell is read, either the date of the first or second bit line of the bit line pair to which the state of memory cells are arranged, are read out.Auf gleiche Weise ist darauf zu achten, dass je nach Wortleitungsadresse die Zustandsspeicherzellen abhängig von dem Schreibbefehl, dem Freigabesignal UNWRITE und der Wortleitungsadresse in richtiger Weise über die CSL-Schalter In the same way, make sure that depending on the word line address the state memory cells depends on the write command, the enable signal UNWRITE and the word line address in the right way on the CSL switch41 41beschrieben werden. to be discribed.Um den Inhalt der betreffenden adressierten Zustandsspeicherzelle korrekt auszugeben, sind die Ausgänge des weiteren Ausleseverstärkers To output the content of the addressed memory cell in question state correctly, the outputs of the further read-out amplifier40 40mit einem Demultiplexer a demultiplexer42 42verbunden, um entweder den Signalpegel der ersten Bitleitung oder der zweiten Bitleitung des Bitleitungspaares, an dem die Zustandsspeicherzellen angeordnet sind, auszugeben und in geeigneter Weise den Ausleseverstärkern connected to either the signal level of the first bit line or the second bit line of the bit line on which the state of memory cells are arranged to be output, and in a suitable manner the sense amplifiers8 8thzur Verfügung zu stellen, so dass diese ein Auslesen nur dann vornehmen, wenn zB eine logische "1" angelegt ist. to make available, making this a read only make if for example, a logical "1" is applied.

Die Ausleseverstärker The readout amplifier8 8thwerden zumindest nach dem Aktivieren der entsprechenden Wortleitung leicht verzögert, so dass zunächst die betreffende Zustandsspeicherzelle durch den weiteren Ausleseverstärker be slightly delayed at least by activating the corresponding word line, so that first the state memory cell in question through the further read-out amplifier40 40bewertet werden kann, und anschließend abhängig von dem Zustandsspeicherwert der Zustandsspeicherzelle die Ausleseverstärker can be evaluated, and then depending on the state memory value of the state memory cell, the sense amplifier8 8thaktiviert oder deaktiviert werden. be enabled or disabled.Bei Aktivieren der Ausleseverstärker When activating the sense amplifier8 8thwird ein Ladungsunterschied auf dem mit ihnen verbundenen Bitleitungspaar verstärkt und dadurch die durch die aktivierte Wortleitung adressierte Speicherzelle erneut geladen, dh die Ladung des Kondensators der Speicherzelle aufgefrischt. a charge difference is amplified on the bit line pair associated with them and thereby reloads the addressed by the activated word line memory cell, that is the charge of the capacitor of the memory cell be refreshed.Wird eine logische "0" aus der Zustandsspeicherzelle ausgelesen und ein entsprechendes Steuersignal Is a logical "0" is read from the state storage cell and a corresponding control signal55 55an die Ausleseverstärker to the readout amplifier8 8thangelegt, bewerten die Ausleseverstärker created to evaluate the sense amplifier8 8thden Ladungsunterschied auf den entsprechen Bitleitungspaaren nicht bzw. nicht vollständig und der Bewertungsstrom wird dadurch eingespart. the difference in charge or not completely correspond to the bit line pairs and the rating power is conserved thereby.Die Potenzialdifferenz von ca. 200 mV durch das Aufschalten der Speicherzellen auf die Bitleitungen des jeweiligen Bitleitungspaares werden anschließend durch eine (nicht gezeigte) Ausgleichsschaltung ausgeglichen und dadurch in die betreffenden Speicherzellen ein Mittenpotenzial geladen. The potential difference of approximately 200 mV by the intrusion of the memory cells to the bit lines of each bit line pair are then offset compensation circuit by a (not shown), thereby loading a mid-potential to the respective memory cells.Wird im Normalbetriebsmodus eine Wortleitung aktiviert, so wird auch die entsprechende Zustandsspeicherzelle über den weiteren Ausleseverstärker A word line activated in normal operation mode, it is also the corresponding state memory cell on the further sense amplifier40 40ausgelesen. read.Wird dann ein Schreibbefehl WRITE (bei gleicher Bankadresse) empfangen, so wird ein WRITE-Schalter then a write command WRITE (with the same bank address) is received, then a WRITE switch42 42geschlossen. closed.Abhängig davon, ob eine gerade oder ungerade Wortleitung aktiviert (angezeigt durch ein entsprechendes an den Schaltern Depending on whether an even or odd word line is activated (indicated by a corresponding across the switches45 45, .46 46angelegtes Signal) ist, findet eine Invertierung des Schreibsignals in dem Inverter applied signal) is, is an inversion of the write signal in the inverter43 43statt und das resultierende Signal wird als differenzielles Signal über die CSL-Schalter place and the resultant signal is as a differential signal via the CSL switch41 41an den weiteren Ausleseverstärker to the further read-out amplifier40 40weitergegeben. passed.Lediglich ein Freigabekommando UNWRITE, das zum Bereitstellen einer logischen "0" über einen Freigabeschalter Only a release command UNWRITE that for providing a logic "0" over an enable switch44 44führt, kann dazu führen, dass eine logische "0" in der betreffenden Speicherzelle gespeichert wird. leads, may cause a logic is stored in the relevant memory cell is "0".Dazu wird ebenfalls berücksichtigt, ob sich die Zustandsspeicherzelle der betreffenden Wortleitung an einer geraden oder ungeraden Wortleitung befinden und mithilfe des Inverters For this purpose is also considered whether the state memory cell of the relevant word line are at an even or odd word line and using the inverter43 43der korrekte Zustand in die Zustandsspeicherzelle geschrieben. the correct state written to the state memory cell.

Da nach dem Einschalten der Speicherschaltung die Zustandsspeicherzellen nicht vordefiniert sind, kann das Auslesen der Zustandsspeicherzellen anfänglich zu willkürlichen Bewertungsergebnissen führen. Since after switching the memory circuit, the state memory cells are not predefined, the reading of the state memory cells may initially lead to arbitrary valuation results.Es ist jedoch notwendig, die Zustandsspeicherzellen nach dem Einschalten der Speicherzellen eindeutig vorzudefinieren, so dass zunächst die Zustandsspeicherzellen mit einer logischen "0" beschrieben werden. It is necessary, however, clearly predefine state memory cells by turning on the memory cells, so that first the state memory cells are described with a logical "0".Dies kann beispielsweise durch einen geeigneten Testmodus erfolgen, bei dem alle Wortleitungen gleichzeitig aktiviert werden und wobei alle Zustandsspeicherzellen gleichzeitig mit einem entsprechenden Freigabekommando UNWRITE vordefiniert werden können. This can be done for example by a suitable test mode in which all the word lines are simultaneously activated, and wherein all state memory cells can be predefined at the same time with a corresponding release command UNWRITE.Aus diesem Grunde ist es sinnvoll, dem Anwender der Speicherschaltung einen zusätzlich entsprechenden Freigabebefehl zur vollständigen Freigabe aller Speicherzellen zur Verfügung zu stellen, dh zum Einstellen aller Zustandsspeicherzellen auf einen Zustand, bei dem keine der Wortleitungen bei einem Selbstauffrischmodus aufgefrischt werden. For this reason, it is useful to provide the user with the memory circuit a further corresponding enabling command to the complete release of all memory cells are available, ie where none of the word lines are refreshed in a self-refresh mode for setting all state memory cells to a state.Zur Unterscheidung eines Befehls zur vollständigen Freigabe gegenüber einem Freigabebefehl für eine einzelne Wortleitungsadresse kann ein beliebiges Adressbit der mit dem Freigabebefehl übergebenen Bitleitungsadresse benutzt werden. In order to distinguish a command for complete release to a release command for a single word line address any address bit of the transferred command to the enable bit-line can be used.

Dynamische Speicherzellen haben in der Regel einen bevorzugten Potenzialzustand, der sich einstellt, wenn längere Zeit kein Auffrischen der Speicherzellen stattgefunden hat oder der Leckstrom zu hoch ist. Dynamic memory cells have a preferred potential state which is established when a long time has been no refreshing the memory cells or the leakage current is too high in general.Üblicherweise ist ein hoher Potenzialpegel als Ladung in den Kondensatoren der Speicherzelle der instabile Potenzialzustand, so dass sich die Speicherzellen typischerweise zu einem niedrigen Potenzialzustand, dh zu einer physikalischen "0" entladen. Typically, a high level potential as the charge in the capacitors of the memory cell, the potential unstable condition, so that the memory cells typically discharged to a low potential state, that is, a physical "0".Zuvor wurde eine gespeicherte physikalische "1" als Zustandsspeicherwert für eine bereits beschriebene, dh aufzufrischende Wortleitung und eine physikalische "0" als Zustandsspeicherwert für eine nicht aufzufrischende Wortleitung gewählt. Previously a stored physical "1" state memory value for a previously described, that is to be refreshed word line and a physical "0" as the state memory value for a not to be refreshed word line was.Diese zunächst willkürliche Definition der Zustandsspeicherwerte ist vertretbar, solange sichergestellt ist, dass die Zustandsspeicherzellen auf mindestens die gleiche Retentionsspezifikation getestet sind wie die regulären Speicherzellen, dh die gespeicherte Information mindestens solange ohne ein Auffrischen speichern können wie die regulären Speicherzellen. This initially arbitrary definition of state memory values ​​is acceptable as long as it is ensured that the state memory cells are tested for at least the same retention specification as the regular memory cells, ie, the stored information may be at least as long without saving a refresh as the regular memory cells.Das Verlieren der Ladung einer Zustandsspeicherzelle könnte ansonsten bis zum nächsten Auffrischvorgang zu einem Wechsel des Zustandsspeicherwertes führen. Losing the charge state of a memory cell might otherwise until the next refresh operation result in a change of the state memory value.Ein solcher Wechsel des Zustandsspeicherwertes findet bei einem Speicherzellenfeld der oben angegebenen Art typischerweise von einer physikalischen "1" auf eine physikalische "0" statt, was bei der gegenwärtigen Definition zur Folge hätte, dass der Zustandsspeicherwert einer benutzten Wortleitung in dem Zustandsspeicherwert zu einer unbenutzten Wortleitung, dh einer Wortleitung, die nicht aufgefrischt werden soll, übergeht. Such a change of the state memory value found in a memory cell array of the type indicated above typically of a physical "1" to a physical "0" instead, which would have at the present definition means that the state memory value of a word line in the state memory value to an unused word line used ie a word line that is not to be refreshed passes.Dadurch könnte ein notwendiges Auffrischen einer der Wortleitungen unterdrückt werden und die Daten in allen auf dieser Wortleitung tatsächlich zum Speichern von Daten verwendeten Speicherzellen zerstört werden. This could be suppressed a necessary refresh of the word lines and the data is destroyed in all actually used to this word line to store data memory cells.Daher ist ein ausführliches Testen der Zustandsspeicherzellen notwendig, um eine zuverlässige Speicherwirkung zu garantieren. Therefore, a detailed testing of the state memory cells is necessary in order to guarantee a reliable memory effect.

Wird die Zuordnung invertiert, dh eine physikalische "0" entspricht einer Wortleitung, die aufgefrischt werden soll und eine physikalische "1" entspricht einer Wortleitung, bei der das Auffrischen unterbleiben kann, so ist eine schlechte Retentionszeit einer Zustandsspeicherzelle für die weitere Funktion im Autoauffrischmodus unkritisch. If the assignment is inverted, that is a physical "0" corresponds to a word line to be refreshed and a physical "1" corresponds to a word line, in which can be omitted refreshing, such a bad retention time of a state memory cell for another function in Autoauffrischmodus is not critical ,Ist die Zustandsspeicherzelle schwach, dh verliert sie ihre gespeicherte Ladung sehr schnell von einem hohen Ladungspotenzial auf ein niedriges Ladungspotenzial (von einer physikalischen „1" auf eine physikalische „0"), so erfolgt eine Bewertung dieser eigentlich unbenutzten Wortleitung zugeordneten Speicherzellen, was sich in einer geringfügigen aber unnötigen Stromerhöhung im Selbstauffrischmodus auswirkt. If the state memory cell weak, that is, they lose their stored charge very quickly from a high charge potential to a low charge potential (of a physical "1" to a physical "0"), then an assessment of these actually unused word line associated memory cells, which in a slight but unnecessary current increase in the self-effect.Eine funktionelle Störung im Falle von schlechten Zustandsspeicherzellen, dh Zustandsspeicherzellen mit einer geringen Datenhaltezeit (Retention) wird also verhindert durch eine unter Umständen weniger optimierte Reduktion der Stromaufnahme im Selbstauffrischmodus. A functional disorder in the case of poor state memory cells, ie, state memory cells with a low data retention time (retention) is thus prevented by a may be less optimized reduction of the current consumption in the self refresh mode.Es ist möglich, bei einer solchen Zuordnung der Zustandssignale völlig auf das Testen der Zustandsspeicherzellen durch einen weiteren Testmodus zu verzichten. It is possible to dispense entirely with such allocation of state signals to testing the state memory cells by another test mode.

Im Allgemeinen ist in den Zustandsspeicherzellen ein erster Zustand eines Zustandsspeicherwertes definiert, der angibt, dass ein Auffrischen erfolgen soll und ein zweiter Zustand des Auffrischdatums definiert, der angibt, dass kein Auffrischen erfolgen soll, wobei der erste Zustand einem Potenzialpegel entspricht, in dessen Richtung sich die Zustandsspeicherzelle durch Leckströme im nicht adressierten Zustand entladen. In general, in the state of memory cells, a first state of a state memory value is defined, which indicates that a refresh is to take place and a second state of Auffrischdatums defined, indicating that no refresh shall take place, wherein the first state corresponds to a potential level in the direction of which the state memory cell discharged by leakage currents in the unaddressed state.Ändert sich die Ladung in den Zustandsspeicherzellen in Richtung eines hohen Ladungspotenzials, dh in Richtung einer physikalischen "1", so wird entsprechend die physikalische "1" so definiert, dass die entsprechende Wortleitung bei einem Auffrischen berücksichtigt wird und eine physikalische "0" entspricht einer Wortleitung, die bei einem Auffrischen unberücksichtigt bleiben soll. the charge is changed in the state of memory cells in the direction of a high charge potential, ie in the direction of a physical "1", corresponding to the physical "1" is defined so that the corresponding word line is considered in a refresh and a physical "0" corresponds to a word line to be ignored in a refresh.

In der in In the in6 6gezeigten Ausführungsform wird eine alternative Möglichkeit dargestellt, die Speicherschaltung auszubilden. Embodiment shown is illustrated an alternative way of forming the memory circuit.Dabei werden die physikalischen Zustandsspeicherwerte der Zustandsspeicherzellen nicht fest mit einem Zulassen eines Auffrischens bzw. Blockieren eines Auffrischens der Speicherzellen an der betreffenden Wortleitung verbunden. The physical state of memory values ​​of the state memory cells are not fixedly connected to one allowing a refresh block or a refresh of the memory cells on the respective word line.Im gezeigten Ausführungsbeispiel erlaubt wie zuvor beschrieben eine logische "0" die Bewertung der übrigen Bitleitungen durch die Ausleseverstärker In the illustrated embodiment permits as described above, a logical "0" the evaluation of the remaining bit lines by the sense amplifier8 8thund eine logische "1" verhindert das Auswerten bzw. das Spreizen der Ladungen auf den Bitleitungspaaren, mit denen die Ausleseverstärker and a logic "1" prevents the evaluation and the spreading of the charges on the bit line to which the sense amplifier8 8thverbunden sind. are connected.Eine logische "0" kann aus den entsprechenden Zustandsspeicherzellen ausgelesen werden, wenn entweder ein niedriges Ladungspotenzial der Kondensatoren der betreffenden Speicherzellen an der ersten Bitleitung A logical "0" can be read from the corresponding state memory cells when either a low charge potential of the capacitors of the respective memory cells to the first bit line6 ODD 6 ODDoder ein hohes Ladungspotenzial in den Kondensatoren der Speicherzellen an der entsprechenden zweiten Bitleitung or a high charge potential in the capacitors of the memory cells at the corresponding second bit line6 EVEN 6 EVENdes Bitleitungspaares, an dem die Zustandsspeicherzellen angeordnet sind, gespeichert ist. Is stored the bit line pair to which the state of memory cells are arranged.Da der weitere Ausleseverstärker Since the further sense amplifier40 40die auf dem Bitleitungspaar bestehende Ladungsdifferenz an die beiden Ausgangsleitungen existing on the bit line charge difference of the two output lines51 51und and52 52verstärkt ausgibt, kann ein Zustand einer positiven Potenzialdifferenz zwischen der ersten und der zweiten Ausgangsleitung amplified outputs, a state of a positive potential difference between the first and the second output line51 51, .52 52oder in einer negativen Potenzialdifferenz zwischen den beiden Ausgangsleitungen festgelegt werden. or be defined in a negative potential difference between the two output lines.Eine positive Potenzialdifferenz bedeutet für die Zustandsspeicherzellen an der ersten Bitleitung A positive potential difference mean for the state memory cells to the first bit line6 ODD 6 ODDein hohes Ladungspotenzial in dem Kondensator und für die Zustandsspeicherzellen an der zweiten Bitleitung a high charge potential in the capacitor and for the state of memory cell on the second bit line6 EVEN 6 EVENein niedriges Ladungspotenzial in dem Kondensator der betreffenden Zustandsspeicherzelle. a low charge potential in the capacitor of the relevant state memory cell.Dies gilt umgekehrt für eine negative Potenzialdifferenz an den Ausgangsleitungen This applies vice versa for a negative potential difference at the output lines51 51, .52 52. ,Dadurch lässt sich die Schreibschaltung zum Beschreiben der Zustandsspeicherzellen etwas vereinfachen. Thus, the write circuit can be simplified a bit to describe the state of memory cells.

In In7 7ist ein Ausschnitt aus einer Speicherschaltung gemäß einer weiteren Ausführungsform der is a detail of a memory circuit according to another embodiment of the6 6dargestellt, bei dem lediglich die Zustandsspeicherzellen und entsprechende weitere Ausleseverstärker shown, in which only the state of memory cells and sense amplifiers corresponding further40 40gezeigt sind. are shown.Bei dieser Ausführungsform wird der Zustandsspeicherwert, der angibt, ob die betreffende Wortleitung aufgefrischt werden soll oder nicht, in zwei Speicherzellen gespeichert. In this embodiment, the state memory value indicating whether the relevant word line to be refreshed is not stored in two memory cells.Ein solches Doppelzellenkonzept sieht vor, an beiden Bitleitungen eines Bitleitungspaares und an einer Wortleitung eine Speicherzelle vorzusehen, die zueinander entgegengesetzt geladen werden, so dass je nach zu speichernder Information eine positive oder eine negative Ladungsdifferenz beim Aktivieren der Wortleitung auf die Bitleitung des Bitleitungspaares fließen. Such a twin cell concept is to provide a memory cell on both bit lines of a bit line pair and a word line, which are charged oppositely to each other, so that depending on the information to be stored to flow a positive or a negative difference in charge upon activation of the word line to the bit line of the bit line pair.Ein solches Doppelzellenkonzept ist bereits für reguläre Speicherzellen bekannt und ermöglicht eine erhöhte Auswertesicherheit der Zustandsspeicherzellen, indem zwei Speicherzellen für das Speichern des Zustandsspeicherwertes zur Verfügung stehen. Such a double cell concept is already known for regular memory cells and allows for increased evaluation reliability of the state memory cells by, two memory cells for storing the state memory value available.Um die Anordnung der Speicherzellen im Speicherzellenfeld dazu nicht zu verändern, werden zwei weitere Ausleseverstärker In order to not to change the arrangement of the memory cells in the memory cell array, two more sense amplifier40 40vorgesehen, die an zwei benachbarten Bitleitungspaaren angeordnet sind, wobei die beiden ersten Bitleitungen provided, which are arranged on two adjacent bit line pairs, wherein the two first bit lines6 odd 6 oddder Bitleitungspaare mit einem ersten der weiteren Ausleseverstärker the bit line pairs to a first of the further sense amplifier40 40und die beiden zweiten Bitleitungen and the two second bit lines6 even 6 evender beiden Bitleitungspaare mit einem zweiten weiteren Ausleseverstärker of the two bit line pairs with a second sense amplifier further40 40verbunden sind, wobei zwei Bitleitungen zum Anschluss an die entsprechenden Ausleseverstärker über Kreuz geführt sein können. are connected, in which two bit lines can be guided for connection to the corresponding sense amplifier crosswise.

In In8 8thist ein Ausschnitt aus einer erfindungsgemäßen Speicherschaltung mit einem lokalen Wortleitungstreiber is a section of an inventive storage circuit with a local word line driver60 60dargestellt, der Wortleitungsabschnitte einer Wortleitung illustrated, the word line portions of a word line6 6separat treibt. drives separately.Die lokalen Wortleitungstreiber The local word line driver60 60sind üblicherweise vorgesehen, um das Aktivieren der Wortleitung, dh zu deren Umladen, zu beschleunigen, so dass die Ladungen schneller aus den betreffenden Speicherzellen ausgelesen werden können. are typically provided for activating the word line, that is, to accelerate the transferring, so that the charges can be read faster from the respective memory cells.Es kann nun vorgesehen sein, dass die lokalen Wortleitungstreiber It can now be provided that the local word line driver60 60mit einem Steueranschluss having a control terminal61 61versehen sind, um ein Steuersignal WS zu empfangen, das angibt, ob der lokale Wortleitungstreiber are provided to receive a control signal WS, indicative of whether the local word line driver60 60aktiviert werden soll oder nicht, abhängig von dem in der zugeordneten Zustandsspeicherzelle gespeicherten Zustandsspeicherwert. is to be activated or not stored depending on the associated state in the memory cell state memory value.So kann bereits die Funktion der lokalen Wortleitungstreiber unterdrückt werden, wenn der weitere Ausleseverstärker The function of the local word line driver may already be suppressed when the additional read-out amplifier40 40in dem der Wortleitung zugeordneten Speicherzelle detektiert hat, dass kein Auffrischen erfolgen soll. has in the associated memory cell of the word line is detected that no refresh shall take place.Auf diese Weise kann das Aufschalten der Speicherkondensatoren auf die betreffenden Bitleitungen unterbunden werden, so dass durch die abgeschalteten lokalen Wortleitungstreiber der Stromverbrauch weiter gesenkt werden kann. In this way, intrusion of the storage capacitors can be suppressed to the respective bit lines can be further reduced by making the disconnected local word line driver, the power consumption.

Es kann weiterhin vorgesehen sein, dass bei mehreren lokalen Wortleitungstreibern, die eine Wortleitung in mehrere Wortleitungsabschnitte unterteilt, für jeden der Wortleitungsabschnitte eigene Zustandsspeicherzellen vorgesehen sein können, so dass sich für jeden Wortleitungsabschnitt festlegen lässt, ob ein Auffrischen stattfinden soll oder unterbunden werden soll. It can further be provided that on several local word line drivers that divides a word line in a plurality of word line segments for each of the word line sections own state memory cells may be provided so that you can set on each word line section, whether the refresh is to take place or to be prevented.Dazu werden Zustandsspeicherzellen an mehreren Bitleitungspaaren vorgesehen, wobei die Anzahl der Bitleitungspaare mit Zustandsspeicherzellen der Anzahl mindestens der separat voneinander auffrischbaren Wortleitungsabschnitte entspricht. By state memory cells are provided at a plurality of bit line pairs, wherein the number of bit line pairs to memory cell state corresponds to the number of the at least separately refreshable word line portions.Selbstverständlich ist es auch denkbar, für mehrere Wortleitungsabschnitte eine gemeinsame Zustandsspeicherzelle vorzusehen. Naturally, it is also conceivable to provide a common state memory cell for a plurality of word line sections.

Die vorstehenden Ausführungsformen wurden anhand von Ausführungsbeispielen mit intern generierten Auffrischsignalen beschrieben. The above embodiments have been described with reference to embodiments with internally generated refresh signals.Es ist jedoch auch möglich, das Konzept der vorliegenden Erfindung auf Speicherschaltungen anzuwenden, bei dem Auffrischsignale extern an die Speicherschaltung angelegt werden. However, it is also possible to apply the concept of the present invention to memory circuits are created when the refresh signals external to the memory circuit.Die in den Ausführungsformen beschriebenen Konzepte zur Realisierung eines reduzierten Stromverbrauchs in der Speicherschaltung können auch miteinander kombiniert werden, um weitere Ausführungsformen der Erfindung zu erhalten. The concepts described in the embodiments for the realization of a reduced power consumption in the memory circuit may also be combined to obtain further embodiments of the invention.

Speicherschaltung ( Memory circuit (1 1) nach Anspruch 7, wobei jedes der Zustandsspeicherelemente eine Programmierschaltung ( ) According to claim 7, wherein each of said state memory elements (a programming circuit31 31, .32 32, .33 33) aufweist, um bei Beschreiben einer Speicherzelle an einer der Wortleitungen das zugeordnete Zustandsspeicherelement in einen ersten Zustand zu versetzen, und um das zugeordnete Zustandsspeicherelement in einen zweiten Zustand zu versetzen, wenn die Speicherschaltung eingeschaltet wird oder ein Freigabesignal bereitgestellt wird, wobei die Auswahlschalter bei einem ersten Zustand des jeweils zugeordneten Zustandsspeicherelementes geschlossen sind und bei einem zweiten Zustand des jeweils zugeordneten Zustandsspeicherelementes geöffnet sind. ) In order to put in writing a memory cell in one of the word lines the associated state storage element in a first state and to the associated state memory element to move in a second state when the memory circuit is switched on or a release signal is provided, wherein the selection switch at a first state of the associated state memory element are closed and opened at a second state of the associated state memory element.

Verfahren nach Anspruch 16, wobei der Zustandsspeicher als Teil des Speicherzellenfeldes ausgebildet ist, so dass an jeder der Wortleitungen eine Zustandsspeicherzelle angeordnet ist, wobei erste Ausleseverstärker vorgesehen sind, die jeweils mit mindestens einer der Bitleitungen verbunden sind, und wobei ein zweiter Ausleseverstärker vorgesehen ist, der mit der einen oder mehreren Bitleitungen, die mit den Zustandsspeicherzellen verbunden sind, vorgesehen ist, wobei die Ausleseverstärker nacheinander aktiviert werden, um den Zustand der Zustandsspeicherzelle an der aktivierten Wortleitung zunächst durch den zweiten Ausleseverstärker zu detektieren und die ersten Ausleseverstärker abhängig von dem Zustand in der Zustandsspeicherzelle zum Verstärken der Ladung auf der zugeordneten einen oder den zugeordneten mehreren Bitleitungen aktiviert werden oder deaktiviert werden. The method of claim 16, wherein the state memory is formed as part of the memory cell array, so that a state memory cell is located at each of the word lines, said first sense amplifiers are provided, which are each connected to at least one of the bit lines, and a second read-out amplifier is provided, which is connected to the one or more bit lines that are connected to the state memory cell is provided, wherein the sense amplifiers are activated in sequence, to detect the state of the state memory cell on the activated word line, first through the second read-out amplifier and the first sense amplifier depending on the state in the state storage cell for amplifying the charge on the associated one or more of the associated bit lines are activated or deactivated.

DE2006100200982006-04-292006-04-29Dynamic RAM memory circuit, has recreation circuit recreating memory cells based on selection information, and word line decoder selecting one of word lines depending based on address information
CeasedDE102006020098A1
(en)

Data storage circuit for computer has system for evaluation of data stores in CBRAM-resistor storage cell and has bit lines and word lines crossing at right-angles with evaluation circuit on each bit line