Links

Images

Classifications

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof

H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70

H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer

H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials

H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers

H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers

H01L21/321—After treatment

H01L21/32115—Planarisation

H01L21/3212—Planarisation by chemical mechanical polishing [CMP]

Abstract

A method for manufacturing of a metal line contact plug of a semiconductor device by performing a two step CMP process using (1) a first slurry solution having high etching selectivity of metal/insulating film and (2) a second slurry solution having small etching selectivity of metal/insulating film, thereby minimizing dependency on CMP devices and separating easily a metal line contact plug.

Description

Translated from Korean

반도체소자의 금속배선 콘택플러그 형성방법{Method for manufacturing of metal line contact plug of semiconductor device} The method of forming metal line contact plug in the semiconductor device {Method for manufacturing of metal line contact plug of semiconductor device}

집적회로의 발달에 따라 단위 면적(㎠) 당 약 8백만 개의 트랜지스터를 포함할 수 있을 정도로 소자 밀도가 증가되었고, 이러한 고집적화를 위해 소자간의 연결을 가능하게 하는 고수준의 금속배선은 필수적인 것이 되었다. Enough to contain from about 18 million transistors per unit area (㎠) with the development of integrated circuits has increased and the element density, high levels of metal wiring, which enables the connection between the device for this integration was essential.이러한 다층배선의 실현은 금속배선 사이에 삽입되는 유전체를 얼마나 효과적으로 평탄화 시키느냐에 달려 있다고 할 수 있다. The realization of such a multilayer wiring may be said to depend on the planarization sikineunya how effectively the dielectric inserted between the metal wire.

이러한 이유에서 정밀한 웨이퍼 평탄화 공정이 필요하고, 기계적 공정과 화학적인 제거를 하나의 방법으로 혼합한 CMP 공정이 개발되었다. For this reason, requires precise wafer planarization process, the CMP process was developed a mixture of mechanical and chemical removal process as a way.상기 CMP 공정은 CMP용 슬러리 중의 가공물과 반응성이 좋은 화학 물질을 이용하여 화학적으로 제거하고자 하는 물질을 제거하면서, 동시에 초미립 연마제가 웨이퍼 표면을 기계적으로 제거 가공하는 것으로, 웨이퍼 전면과 회전하는 탄성 패드 사이에 액상의 슬러리를 투입하는 방법으로 연마한다. The CMP process is the elastic pad, at the same time, ultra fine abrasive to remove turn for the processing, the wafer front surface and a wafer surface mechanically with the removal of material to be chemically removed by using a chemical processing member and a reactive good slurry for CMP It is polished in a manner to inject a slurry of liquid between.

또한, 상기 다층배선은 금속 CMP 기술에 의한 새로운 배선 기술을 필요로 하게 되었다. In addition, the multi-layer wiring was made requiring new wiring technique by the metal CMP technology.상기 금속 CMP에 사용되는 슬러리의 경우 금속의 표면을 식각하는 식각액(etchant)과 산화막을 형성시키는 산화제(oxidizer)로 구성되어 있다. If the slurry used in the metal CMP is composed of an oxidizing agent (oxidizer) to form an etching liquid (etchant), and etching the oxide film to the surface of the metal.금속을CMP 공정으로 제거하는 경우 단차가 낮은 부분에는 보호막(passivation layer)이 형성되어 식각액에 의해 보호되고, 단차가 높은 부분에는 보호막이 패드에 닿아 연마제의 기계적인 작용에 의해 제거되어 식각액에 노출된다. When removing the metal by the CMP process step is forming a protective film (passivation layer), the lower part being protected by the etchant, the portion a step is high, the protective film is in contact with the pads is removed by the mechanical action of the abrasive article is exposed to the etching liquid .이러한 작용이 반복되면서 금속의 CMP 공정이 진행된다. As this action repeats the CMP process of the metal proceeds.

이하, 첨부된 도면을 참고로 하여 종래기술에 대하여 설명한다. Hereinafter, the attached drawings will be described with reference to the prior art.

다음, 상기 금속층(23), 층간절연막(17) 및 소정 두께의 마스크절연막패턴 (15)을 CMP 공정으로 제거하여 금속배선 콘택플러그(25)를 형성한다. It forms the following, the metal layer 23, the interlayer insulating film 17 and removing the mask insulating film pattern 15 having a predetermined thickness by a CMP process to the metal wire contact plug 25.이때, 상기 CMP 공정으로 금속배선 콘택플러그(25)를 (P1)과 (P2)로 분리시키기 위해서는 금속을 제거하기 위한 슬러리를 이용하여 적어도 (t4)만큼의 연마공정을 실시해야 한다. At this time, in order to the CMP process to remove the metal line contact plug (25) to (P1) and (P2) using a slurry to remove the metal to be subjected to the polishing process of the at least by (t4).

상기와 같은 다층막을 제거하기 위해서는 막 종류간에 연마 속도가 비슷해야 하나, 일반적으로 금속을 제거하기 위한 슬러리를 이용하여 CMP 공정을 실시하는 경우 금속층에 대한 연마속도가 산화막에 비하여 20배 이상 높기 때문에 산화막이나 질화막의 연마속도가 느려 단차가 낮은 부분의 금속층이 제대로 제거되지 않아서 금속배선 콘택플러그가 분리되지 않고, 장비 진동 현상이 발생하여 공정의 안정성이 저하되는 문제점이 있다 (도 2d 참조). The oxide film due to the removal rate of the metal layers if in order to remove the multilayer film, such as the one must be the removal rate is similar between the membrane type, typically by using the slurry for the removal of metal subjected to the CMP process is high more than 20 times compared with the oxide film and not slow down the removal rate of the nitride film is a step the metal wire contact plug removed did not properly remove the metal layer of the lower part, there is a problem in that the vibration occurs, the stability of the process equipment to decrease (see Fig. 2d).

본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, CMP 공정을 2단계로 수행하여 금속배선 콘택플러그의 분리를 용이하게 하고, 주변회로영역에서의 연마속도를 감소시켜 공정의 안정성을 향상시키는 반도체소자의 금속배선 콘택플러그 형성방법을 제공하는데 그 목적이 있다. The present invention is a semiconductor that to solve the problems of the prior art, by performing a CMP process in two steps, which facilitates separation of the metal wire contact plug, it is possible to reduce the polishing rate in the peripheral circuit area, improve the stability of the process to provide a method for forming a metal line contact plug devices it is an object.

도 1a는 비트라인 패턴 형성후의 평면도. Figure 1a is a plan view after the bit line pattern is formed.

소정의 하부구조물이 구비되는 반도체기판 상부에 마스크절연막패턴이 적층되어 있는 비트라인을 형성하는 공정과, Forming a bit line that is the mask insulating film pattern deposited on a semiconductor substrate that is provided with a predetermined lower part of the structure top,

전체표면 상부에 층간절연막을 형성하는 공정과, A step of forming an interlayer insulating film on the entire upper surface and,

상기 반도체기판에서 금속배선 콘택으로 예정되는 부분을 노출시키는 금속배선 콘택마스크를 식각마스크로 상기 층간절연막을 식각하여 금속배선 콘택홀을 형성하는 공정과, The step of forming the metal wiring contact hole by etching the interlayer insulating film for the metal wiring contact mask to expose a portion of which is intended in the semiconductor substrate with metal wiring contact as an etch mask and,

상기 구조의 전체표면 상부에 절연막을 형성하고, 상기 절연막을 전면식각하여 상기 금속배선 콘택홀 및 비트라인 측벽에 절연막 스페이서를 형성하는 공정과, An insulating film is formed on the upper entire surface of the structure, and a step of etching the insulating film formed over the insulating spacer to the metal wiring contact hole and a bit line and a side wall,

도 3a는 도1a의 AA' 단면상에 층간절연막을 증착한 상태를 나타낸 단면도로서, 먼저, 반도체기판(101) 상부에 마스크절연막패턴(105)이 적층되어 있는 비트라인(103)을 형성한다. Figure 3a is a cross-sectional view showing a state of depositing the inter-layer insulating film on the AA 'cross section of Figure 1a, first, to form a semiconductor substrate 101, a bit line that are stacked mask insulating film pattern 105 on the upper 103. The이때, 상기 비트라인(103)은 텅스텐으로 형성되고, 그 하부에 확산방지막인 Ti/TiN막이 형성된다. At this time, the bit line 103 is formed of tungsten, is formed of a film Ti / TiN film diffusion thereunder.상기 Ti/TiN막은 TiCl 4 를 소스로 이용하는 화학기상증착방법에 의해 형성된다. It is formed by a chemical vapor deposition method using the Ti / TiN film is TiCl 4 as the source.

그리고, 상기 마스크절연막패턴(105)은 500∼600℃에서 플라즈마 화학 증착방법에 의해 형성되며, (t1)의 두께로 형성된다. In addition, the mask insulating film pattern 105 is formed by a plasma chemical vapor deposition method at 500~600 ℃, it is formed to a thickness of (t1).

다음, 전체표면 상부에 층간절연막(107)을 형성하는데, 이때 상기 층간절연막(107)은 산화막으로 형성된다 (도 3a 참조). Next, to form the interlayer insulating film 107 on the entire upper surface, in which the interlayer insulating film 107 is formed in the oxide film (see Fig. 3a).

즉, 상기 1차 CMP 공정에 의하여 (t3) 이상의 두께로 층간절연막(107) 및 금속층(113)이 연마되고, 2차 CMP 공정에 의하여 (t4) 이상의 두께로 마스크절연막패턴(105), 층간절연막(107) 및 금속층(113)이 연마되어 비트라인(103) 상의 마스크절연막패턴(105)의 두께는 (t2)보다 작은 (t5)로 감소된다 That is, the first and by the CMP process (t3), the interlayer insulating film 107 to at least a thickness and a metal layer 113 is polished, the second by a CMP process, a mask insulating film pattern 105 in (t4) or more thick, the interlayer insulating film thickness of 107, and the metal layer 113 is polished bit line 103 a mask insulating film pattern 105 on the is reduced to a small (t5) than that (t2)

상기 2차 CMP 공정은 질화막 또는 산화막에 대한 금속층의 선택비가 3 이하이고, pH가 2∼12이고, 산화제로 H 2 O 2 가 1∼6 부피% 함유되며, 안정화제로 -NH 2 기를 포함하는 유기화합물이 0.1∼1중량% 함유되어 있는 슬러리를 이용하여 실시되는 것이 바람직하다. The second CMP process is the selection of a metal ratio of 3 or less for the oxide film or nitride film, an organic to a pH of 2 to 12 included, and is the H 2 O 2 as an oxidizing agent containing 1-6% by volume, a stabilizer group -NH 2 the compound is preferably carried out using a slurry which contains 0.1~1% by weight.

따라서, 상기 CMP 공정은 1차로 금속층 상부를 제거하고, 2차로 금속배선 콘택플러그를 분리하는 2단계로 수행됨으로써 단차가 낮은 부분의 금속층이 제대로 제거되지 않아서 금속배선 콘택플러그가 제대로 분리되지 않는 현상을 방지할 수 있다. Thus, the CMP process is that one removes the metal layer upper car and 2 by being primarily performed in two steps to remove the metal line contact plug step is not a metal interconnection contact plugs are properly separated did not properly removed the metal layer of the lower part of the developing It can be prevented.

이상에서 살펴본 바와 같이, 본 발명에서는 금속배선 콘택 플러그 형성시 (i) 금속/절연막의 식각선택비가 큰 제1 슬러리를 이용하는 CMP 공정 및 (ii) 금속/절연막의 식각선택비가 낮은 제2 슬러리를 이용하는 CMP 공정을 포함하는 2단계 CMP 공정을 수행함으로써 단차가 낮은 부분의 금속층이 제대로 제거되지 않아서 금속배선 콘택플러그가 제대로 분리되지 않는 현상을 방지하여 CMP 공정을 안정화함으로써 CMP 공정의 장비에 대한 의존성을 최소화하고, 궁극적으로 반도체 소자의 동작 특성 및 신뢰성을 향상시키는 이점이 있다. As described above, in the present invention, metal line contact plug formed when (i) etching selectivity of the CMP process, and (ii) a metal / insulating film using the first slurry large etch selectivity of the metal / insulating film ratio is the ratio of using the lower second slurry by carrying out the two-step CMP process, including a process of CMP is prevented from step a metal line contact plug is not properly separated did not properly removed the metal layer of the lower part and by stabilizing the CMP process minimize the dependence on the equipment of the CMP process and there is an advantage that ultimately improve the operating characteristics and reliability of the semiconductor device to.

Claims (9)

Translated from Korean

삭제 delete

반도체기판 상부에 마스크절연막패턴이 적층되어 있는 비트라인을 형성하는 공정과, The step of forming the bit line, which is laminated a mask insulating film pattern on a semiconductor substrate and,

전체표면 상부에 층간절연막을 형성하는 공정과, A step of forming an interlayer insulating film on the entire upper surface and,

상기 층간절연막은 고밀도 플라즈마 산화막으로 형성되는 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법. The method of forming the interlayer insulating film is a metal wiring contact plug in the semiconductor device, characterized in that formed in a high density plasma oxide layer.

상기 절연막은 산화막 또는 질화막인 것을 특징으로 하는 반도체소자의 금속배선 콘택플러그 형성방법. The method of forming the insulating film is the metal wire contact plug in the semiconductor device, characterized in that an oxide film or nitride film.

KR20010084904A2001-12-262001-12-26Method for manufacturing of metal line contact plug of semiconductor device
KR100442962B1
(en)