Links

Images

Classifications

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

H01L33/40—Materials therefor

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

H01L33/26—Materials of the light emitting region

H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system

H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof

H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies

H01L33/26—Materials of the light emitting region

H01L33/34—Materials of the light emitting region containing only elements of group IV of the periodic system

상기한 바와 같이, 특허문헌 1∼4에는 화합물 반도체에 전극이 설치된 구성이 개시되어 있다. As described above, Patent Document 1 to 4 has a configuration the electrodes are provided on the compound semiconductor is disclosed.그러나, 특허문헌 1∼4의 경우, 전극의 도전형의 선택(n형 또는 p형의 선택)이, 전극의 접촉 저항을 충분히 저감할 수 있는 것으로는 되어 있지 않다. However, in the case of Patent Document 1 to 4, the choice of the conductivity type of the electrode (n-type or p-type selection of) this, is that is not capable of sufficiently reducing the contact resistance of the electrode.그래서, 본 발명은, 상기한 사항을 감안하여 이루어진 것으로서, 전극과의 접촉 저항이 저감된 화합물 반도체 소자를 제공하는 것을 목적으로 하고 있다. Thus, the present invention, been made in view of the above points, and an object thereof is to provide a compound semiconductor device contact resistance is reduced between the electrodes.

본 발명의 일측면에 따른 화합물 반도체 소자는, 제1 면과 상기 제1 면의 반대측에 있는 제2 면을 갖고 있고 육방정계 화합물 반도체로 이루어진 화합물 반도체층과, 상기 화합물 반도체층의 상기 제1 면에 설치된 제1 전극과, 상기 화합물 반도체층의 상기 제2 면에 설치된 복수의 반도체층을 갖고 있고 상기 복수의 반도체층이 적층되어 이루어진 적층체와, 상기 적층체 상에 설치된 제2 전극을 구비하고, 상기 제1 면에 포함되는 음이온(anion) 원자의 수는 상기 제1 면에 포함되는 양이온(cation) 원자의 수보다 크고, 상기 제1 전극은 n 전극이며, 상기 제1 면의 산소 농도는 5 원자 퍼센트 이하이고, 상기 화합물 반도체층은, III족 질화물 반도체 또는 SiC로 이루어진 것을 특징으로 한다. Compound semiconductor device according to an aspect of the invention, the first surface and the first surface of the first surface compound semiconductor layer and the compound semiconductor layer and having a second surface in the opposite side made of a hexagonal compound semiconductor of having a first electrode, and the compound a plurality of semiconductor layer provided on the second surface of the semiconductor layer formed on it is provided with a second electrode and a laminated body made are laminated the plurality of semiconductor layers, provided on the laminate , the number of anions (anion) atoms contained in the first surface is greater than the number of positive ions (cation) atoms contained in the first surface, and wherein the first electrode is an n-electrode and an oxygen content of the first surface is and less than 5 atomic percent, the compound semiconductor layer is characterized in that consisting of a Group III nitride semiconductor or SiC.전극의 도전형의 선택에는, 이 전극이 설치되는 화합물 반도체층의 표면의 음이온 원자수 및 양이온 원자수나 표면의 산화 농도를 고려할 필요가 있다. The choice of the conductivity type of the electrode, it is necessary to take into account the concentration of the oxidizing anion and cation atomic number and atomic surface of the surface of the compound semiconductor layer to be the electrode is installed.본 발명의 일 측면에 따르면, n형의 제1 전극을 설치하는 면을, 음이온 원자의 수가 양이온 원자의 수보다도 큰 면으로서, 음이온 원자의 정공이 비교적 큰 면으로 함으로써, 제1 전극과 화합물 반도체층과의 접촉 저항값을 저감할 수 있다. According to an aspect of the invention, the surface for installing a first electrode of the n-type, the number of anionic atom as a large surface than the number of the cation atomic, and the first electrode and the compound semiconductor by a hole of the anionic atoms to a relatively large surface it is possible to reduce the contact resistance of the layer.제1 전극을 설치하는 면을, 산소 농도가 비교적 낮은 면으로 함으로써, 제1 전극과 화합물 반도체층의 접촉 저항값을 더 저감할 수 있다. The surface to install the first electrode, by a relatively low oxygen concentration side, it is possible to further reduce the contact resistance of the first electrode and the compound semiconductor layer.

이 화합물 반도체 소자는, 제1 면과 상기 제1 면의 반대측에 있는 제2 면을 갖고 있고 육방정계 화합물 반도체로 이루어진 화합물 반도체층과, 상기 화합물 반도체층의 상기 제1 면에 설치된 제1 전극과, 상기 화합물 반도체층의 상기 제2 면에 설치된 복수의 반도체층을 갖고 있고 상기 복수의 반도체층이 적층되어 이루어진 적층체와, 상기 적층체 상에 설치된 제2 전극을 구비하고, 상기 제1 면에 포함되는 음이온 원자의 수는 상기 제1 면에 포함되는 양이온 원자의 수보다 작으며, 상기 제1 전극은 p 전극이고, 상기 제1 면의 산소 농도는 5 원자 퍼센트 이하이며, 상기 화합물 반도체층은, III족 질화물 반도체 또는 SiC로 이루어진 것을 특징으로 한다. The compound semiconductor device has a first surface and a compound semiconductor layer and having a second surface in the opposite side made of a hexagonal compound semiconductor of the first surface, a first electrode provided on the first surface of the compound semiconductor layer and , a plurality of semiconductor layer provided on the second surface of the compound semiconductor layer and a second electrode and the plurality of semiconductor layers are laminated made of laminate, provided on the laminated body, and the first surface the number of anionic atoms included is less than the number of cations atoms contained in the first surface, wherein the first electrode is a p-electrode, and the oxygen concentration of the first surface is less than 5 atomic percent, the compound semiconductor layer is and characterized in that the Group III of a nitride semiconductor or SiC.전극의 도전형의 선택에는, 이 전극이 설치되는 화합물 반도체층의 표면의 음이온 원자수 및 양이온 원자수나 표면의 산화 농도를 고려할 필요가 있다. The choice of the conductivity type of the electrode, it is necessary to take into account the concentration of the oxidizing anion and cation atomic number and atomic surface of the surface of the compound semiconductor layer to be the electrode is installed.이 화합물 반도체 소자에 따르면, p형의 제1 전극을 설치하는 면을, 양이온 원자의 수가 음이온 원자의 수보다도 큰 면으로서, 양이온 원자의 정공이 비교적 큰 면으로 함으로써, 제1 전극과 화합물 반도체층의 접촉 저항값을 저감할 수 있다. According to a compound semiconductor device, the surface for installing a first electrode of the p-type, a larger surface than the number of the number of anionic atoms of cation atom, by a hole of the cationic atom with a relatively large surface, the first electrode and the compound semiconductor layer of it is possible to reduce the contact resistance.제1 전극을 설치하는 면을, 산소 농도가 비교적 낮은 면으로 함으로써, 제1 전극과 화합물 반도체층의 접촉 저항값을 더욱 저감할 수 있다. The surface to install the first electrode, by a relatively low oxygen concentration side, it is possible to further reduce the contact resistance of the first electrode and the compound semiconductor layer.

본 발명의 각 측면에 따르면, 전극과의 접촉 저항이 저감된 화합물 반도체 소자를 제공할 수 있다. According to each aspect of the invention, there can be provided a compound semiconductor device contact resistance is reduced between the electrodes.

도 1은 실시형태에 따른 화합물 반도체 소자의 구성을 나타낸 도면이다. 1 is a view showing the configuration of a compound semiconductor device according to the embodiment.도 2는 실시형태에 따른 화합물 반도체 소자의 효과를 설명하기 위한 그래프이다. Figure 2 is a graph illustrating the effect of the compound semiconductor device according to the embodiment.

이하, 도면을 참조하여, 본 발명에 따른 적합한 실시형태에 대해서 상세히 설명한다. Reference to the drawings and will be described in detail a preferred embodiment of the present invention.또한, 도면의 설명에 있어서, 가능한 경우에는, 동일 요소에는 동일 부호를 붙이고, 중복되는 설명을 생략한다. Further, in the description of the drawings, if possible, identical elements are designated by the same reference numerals, and a description thereof will be omitted redundant.도 1에, 실시형태에 따른 화합물 반도체 소자의 구성을 나타낸다. In Figure 1 shows the configuration of a compound semiconductor device according to the embodiment.도 1에 도시된 화합물 반도체 소자(1)는 LED이다. The compound semiconductor device 1 shown in Figure 1 is a LED.화합물 반도체 소자(1)는, n 기판(3), n 클래드층(5), 활성층(7), p 클래드층(9), 컨택트층(11), n 전극(13) 및 p 전극(15)을 구비한다. Compound semiconductor element 1, n substrate (3), n cladding layer 5, active layer (7), p-cladding layer 9, a contact layer (11), n ​​electrode 13 and the p-electrode 15 It includes a.n 기판(3)은, 표면(S1)과, 표면(S1)의 반대측에 있는 표면(S2)을 갖고 있고, 육방정계 화합물 반도체인 GaN으로 이루어진 것으로 하지만, GaAs 등의 다른 III족 질화물 반도체 또는 SiC로 이루어진 것이어도 좋다. n substrate 3, the surface (S1) and the surface (S1) and having a surface (S2) on the opposite side, the hexagonal compound that consists of a semiconductor of GaN, but the other Group III nitride semiconductor or SiC, such as GaAs of or it may be made.n 기판(3)의 표면(S1)은, 양이온 원자의 수보다도 음이온 원자의 수 쪽이 크다. Surface of the n-substrate (3) (S1) is greater than the number p of the anionic atoms of the cationic atom.이와 같이, 음이온 원자의 수 쪽이 큰 경우에는, 음이온 원자의 정공도 많아진다. Thus, when the number of pages of the anionic atoms is large, is, the more the hole of the anionic atom.음이온 원자의 정공은 도너와 동등하다고 생각되기 때문에, 음이온 원자의 정공분만큼 표면(S1)의 도너 농도(cm -2 )도 높다. Since the hole of the anionic atom is considered equivalent to the donor, the donor also is high density (cm -2) of the anionic minute hole by the surface (S1) of the atom.n 기판(3)은 GaN으로 이루어지기 때문에, 음이온 원자가 N 원자에 대응하고, 양이온 원자가 Ga 원자에 대응한다. n substrate 3 corresponds to, since made of GaN, the anion valence N atom, and corresponds to the cation valence Ga atoms.따라서, 표면(S1)은, Ga 원자보다도 N 원자 쪽을 많이 포함하기 때문에, 표면(S1)에 포함되는 N 원자의 정공도 많아진다. Therefore, the surface (S1) is, because it contains a lot of N atoms side than the Ga atom, also the hole of N atoms contained in the surface (S1) is increased.N 원자의 정공은 도너와 동등하다고 생각되기 때문에, N 원자의 정공분만큼 표면(S1)의 도너 농도(cm -2 )도 높다. Because the hole in the N atom is to be considered equivalent to the donor, the donor density (cm -2) of the surface (S1) as the hole-min of N atoms also high.따라서, 이와 같이 음이온 원자의 수 쪽이 양이온 원자의 수보다도 큰 표면(S1)에 전극을 설치하는 경우에는, n 전극 쪽이 p 전극에 비교하여 접촉 저항이 낮고, 따라서, 오믹성이 향상된다. Therefore, when this way that the number of pages of the anionic atom install the electrode in greater than the surface (S1) the number of cationic atoms, and the n-electrode side is compared to the p-electrode with low contact resistance, and therefore, the ohmic characteristics are improved.이 때문에, n 기판(3)의 표면(S1)에 설치되는 전극은, n 전극(13)으로 되어 있다. Therefore, the electrode provided on the surface (S1) of the n-substrate 3, and is an n-electrode 13.

컨택트층(11)은, p 클래드층(9)과의 계면[컨택트층(11)의 표면(S4)]의 반대측에 있는 컨택트층(11)의 면이고, p 전극(15)이 설치되는 면인 표면(S3)을 갖는다. Contact layer 11, p is the surface of the cladding layer 9, the interface [contact layer 11 surface (S4) of; the contact layer 11 on the opposite side of and, - surface p electrode 15 is installed It has a surface (S3).컨택트층(11)의 표면(S4)에는, p 클래드층(9), 활성층(7), n 클래드층(5) 및 n 기판(3)을 포함하는 적층체가 설치되어 있게 된다. On the surface (S4) of the contact layer 11, so that p installed laminate comprising a cladding layer 9, the active layer (7), n-cladding layer 5 and the n substrate (3).컨택트층(11)의 표면(S3)은, n 기판(3)의 표면(S1)의 경우와는 반대로, 음이온 원자의 수보다도 양이온 원자의 수 쪽이 크다. The surface of the contact layer (11) (S3) is greater than the number p of the cationic atoms of the n-substrate 3, the surface (S1), if on the contrary, the anion of the atom.이와 같이, 양이온 원자의 수 쪽이 큰 경우, 양이온 원자의 정공도 많아진다. In this way, when the number p of the cationic atom is large, is, the more the hole of the cationic atom.양이온 원자의 정공은 억셉터와 동등하다고 생각되기 때문에, 양이온 원자의 정공분만큼 표면(S3)의 억셉터 농도(cm -2 )도 높다. Since it is considered that the hole of the cationic atom is equal to the acceptor, it is also high acceptor concentration (cm -2) by the minute hole of the cation atomic surface (S3).컨택트층(11)은 GaN으로 이루어지기 때문에, 음이온 원자가 N 원자에 대응하고, 양이온 원자가 Ga 원자에 대응한다. Contact layer 11 correspond to, since made of GaN, the anion valence N atom, and corresponds to the cation valence Ga atoms.따라서, 표면(S3)은, N 원자보다도 Ga 원자 쪽을 많이 포함하기 때문에, 표면(S3)에 포함되는 Ga 원자의 정공도 많아진다. Therefore, the surface (S3) is, because of all contains a large amount of p Ga atom N atom, also the hole of the Ga atoms contained in the surface (S3) is increased.Ga 원자의 정공은 억셉터와 동등하다고 생각되기 때문에, Ga 원자의 정공분만큼 표면(S3)의 억셉터 농도(cm -2 )도 높다. Since the hole of Ga atoms is to be considered equivalent to the acceptor, the acceptor concentration (cm -2) of the surface (S3) as long as the hole minutes of Ga atoms is also high.따라서, 이와 같이 양이온 원자의 수 쪽이 음이온 원자의 수보다도 큰 표면(S3)에 전극을 설치하는 경우에는, p 전극 쪽이 n 전극에 비교하여 접촉 저항이 낮고, 따라서, 오믹성이 향상된다. Therefore, when this way that the number of pages of the cation atomic install the electrode in greater than the surface (S3) the number of negative ions atoms, and the p-electrode side is compared with the n-electrode with low contact resistance, and therefore, the ohmic characteristics are improved.이 때문에, 컨택트층(11)의 표면(S3)에 설치되는 전극은, p 전극(15)으로 되어 있다. Therefore, the electrode provided on a surface (S3) of the contact layer 11, and is of a p-electrode 15.또한, 표면(S3)의 결정학적 면지수(h, i, j, k)에 포함되어 있는 4번째의 지수(k)는, 음이온 원자보다도 양이온 원자 쪽이 표면(S3)에 많이 포함되는 경우, 양의 정수로 되어 있고(h, i, j는 모두 정수), 예컨대, (20-21), (11-22), (10-11), (10-13) 등이다. Further, when the index (k) of the fourth, the all-side cation atom anions atoms included in the crystallographic plane of the surface (S3) index (h, i, j, k) is included a lot in the surface (S3), It is a positive integer and is a (h, i, j are both an integer), for example, (20-21), (11-22), (10-11), (10-13), and the like.특히, 표면(S3)은, 결정 격자의 대칭성을 고려하면, {20-21}면, {10-11}면 중 어느 하나의 면으로 되어 있을 수 있다. In particular, the surface (S3), can be in consideration of the symmetry of the crystal lattice plane {20-21}, {10-11} is in either one of the side surfaces.

또한, 표면(S3)의 산소 농도는 5 원자 퍼센트 이하로 되어 있고, 표면(S3) 상의 산화막의 막 두께는 50 옴스트롱 이하이다. The oxygen concentration of the surface (S3) is the thickness of the oxide film on the 5 atomic percent or less and is in a surface (S3) is 50 angstroms or less.표면(S3)의 산소 농도가 낮을수록 및 산화막의 막 두께가 작을수록, p 전극(15)과의 접촉 저항이 낮아진다. The lower the oxygen concentration of the surface (S3), and the smaller the thickness of the oxide film, the lower the contact resistance with the p electrode 15.

이상, 적합한 실시형태에 있어서 본 발명의 원리를 나타내어 설명하여 왔지만, 본 발명은, 그러한 원리에서 벗어나지 않게 배치할 수 있고, 세부 사항에 있어서 변경될 수 있는 것은, 당업자에 의해 인식된다. Or more, has been described as represented by the principles of the invention according to a preferred embodiment, the present invention may be arranged without departing from those principles, but which may be changed in detail, it is recognized by those skilled in the art.본 발명은, 본 실시형태에 개시된 특정 구성에 한정되지 않는다. The present invention is not limited to the specific configurations disclosed in the present embodiment.따라서, 특허청구범위 및 그 정신의 범위에서 오는 모든 수정 및 변경에 권리를 청구한다. Therefore, it claims the rights to all modifications and variations coming from the spirit and scope of the claims.구체적으로는, 육방정계 화합물 반도체의 반도체층[예컨대 n 기판(3)]과, 이 반도체층의 표면 중 음이온 원자의 수가 많은 표면[즉, 음이온 원자의 정공이 많은 표면으로서, 결정학적 면지수(h, i, j, k)에 포함되어 있는 4번째의 지수(k)가 음의 정수로 되어 있는 면. Specifically, as the number of the number of surface holes of the large surfaces that is, anionic atoms of the hexagonal compound semiconductor of the semiconductor layer e.g. n substrate (3)] and the anion atoms in the surface of the semiconductor layer, a crystallographic plane index ( if that h, i, j, k) 4 beonjjae index (k of that is included in) is set to a negative integer.예컨대 표면(S1)]에 설치되는 n형의 전극[예컨대 n 전극(13)]을 포함하는 구성을, 다른 소자(예컨대, LD, 쇼트키 다이오드, 트랜지스터, HEMT 등)에 적용하여도 좋고, 육방정계 화합물 반도체의 반도체층[예컨대 컨택트층(11)]과, 이 반도체층의 표면 중 양이온 원자의 수가 많은 표면[즉, 양이온 원자의 정공이 많은 면으로서, 결정학적 면지수(h, i, j, k)에 포함되어 있는 4번째의 지수(k)가 양의 정수로 되어 있는 면. A configuration in which for example the surface of an electrode [for example, an n-electrode (13) of the n-type is installed (S1), the other device may be applied to (e.g., LD, a Schottky diode, a transistor, HEMT, etc.), hexagonal a semiconductor layer of a political compound semiconductor e.g. contact layer (11) and, as the number of surfaces that is, number of the hole of the cationic atom if the number of the surface of the semiconductor layer cation atom, a crystallographic plane indices (h, i, j surface which, k) 4 beonjjae index (k) of which is included in is a positive integer.예컨대 표면(S3)]에 설치되는 p형의 전극[예컨대 p 전극(15)]을 포함하는 구성을, 다른 소자(예컨대, LD, 쇼트키 다이오드, 트랜지스터, HEMT 등)에 적용하여도 좋다. A configuration in which for example the surface of an electrode [for example, a p-electrode (15) of the p-type that is installed on (S3), may be applied to other elements (e.g., LD, a Schottky diode, a transistor, HEMT, etc.).

전극과의 접촉 저항이 저감된 화합물 반도체 소자이다. Is a compound semiconductor device contact resistance is reduced between the electrodes.n형의 전극을 설치하는 면을, 음이온 원자의 수가 양이온 원자의 수보다도 큰 면으로서, 음이온 원자의 정공이 비교적 큰 면으로 함으로써, 이 전극과 화합물 반도체층의 접촉 저항값을 저감할 수 있다. The surface to install the electrode of the n-type, the number of anionic atom as a large surface than the number of the cation atom, by a hole of the anionic atoms to a relatively large surface, it is possible to reduce the contact resistance of the electrode and the compound semiconductor layer.이 전극을 설치하는 면을, 산소 농도가 비교적 낮은 면으로 함으로써, 이 전극과 화합물 반도체층과의 접촉 저항값을 더 저감할 수 있다. The surface for installing an electrode, by a relatively low oxygen concentration side, it is possible to further reduce the contact resistance between the electrode and the compound semiconductor layer.

Claims (9)

Translated from Korean

제1 면과 이 제1 면의 반대측에 있는 제2 면을 갖고 있고 육방정계 화합물 반도체로 이루어지는 화합물 반도체층과, A first surface and a compound semiconductor layer and having a second surface in the opposite side made of a hexagonal compound semiconductor of the first surface and,상기 화합물 반도체층의 상기 제1 면에 설치된 제1 전극과, A first electrode provided on the first surface of the compound semiconductor layer;상기 화합물 반도체층의 상기 제2 면에 설치된 복수의 반도체층을 갖고 있고 이 복수의 반도체층이 적층되어 이루어지는 적층체와, And the compound provided with a plurality of semiconductor layer provided on the second surface of the semiconductor layer which is stacked a plurality of semiconductor layer laminated body,상기 적층체 상에 설치된 제2 전극 A second electrode provided on the laminate을 포함하고, And including,상기 제1 면에 포함되는 음이온(anion) 원자의 수는 상기 제1 면에 포함되는 양이온(cation) 원자의 수보다 크고, The number of negative ions (anion) atoms contained in the first surface is greater than the number of positive ions (cation) atoms contained in the first surface,상기 제1 전극은 n 전극이고, Wherein the first electrode is an n-electrode,상기 제1 면의 산소 농도는 5 원자 퍼센트 이하이고, The oxygen concentration of the first surface is less than or equal to 5 atomic percent,상기 화합물 반도체층은, III족 질화물 반도체, 또는 SiC로 이루어지고, The compound semiconductor layer is made of a Group III nitride semiconductor, or SiC,상기 제1 면은, {20-2-1}면인 것을 특징으로 하는 화합물 반도체 소자. The first surface is a compound semiconductor device, characterized in that - surface {20-2-1}.

제1 면과 이 제1 면의 반대측에 있는 제2 면을 갖고 있고 육방정계 화합물 반도체로 이루어지는 화합물 반도체층과, A first surface and a compound semiconductor layer and having a second surface in the opposite side made of a hexagonal compound semiconductor of the first surface and,상기 화합물 반도체층의 상기 제1 면에 설치된 제1 전극과, A first electrode provided on the first surface of the compound semiconductor layer;상기 화합물 반도체층의 상기 제2 면에 설치된 복수의 반도체층을 갖고 있고 이 복수의 반도체층이 적층되어 이루어지는 적층체와, And the compound provided with a plurality of semiconductor layer provided on the second surface of the semiconductor layer which is stacked a plurality of semiconductor layer laminated body,상기 적층체 상에 설치된 제2 전극 A second electrode provided on the laminate을 포함하고, And including,상기 제1 면에 포함되는 음이온 원자의 수는 상기 제1 면에 포함되는 양이온 원자의 수보다 작고, The number of anionic atoms contained in the first surface is smaller than the number of cations atoms contained in the first surface,상기 제1 전극은 p 전극이고, Wherein the first electrode is a p-electrode,상기 제1 면의 산소 농도는 5 원자 퍼센트 이하이고, The oxygen concentration of the first surface is less than or equal to 5 atomic percent,상기 화합물 반도체층은, III족 질화물 반도체, 또는 SiC로 이루어지는 것을 특징으로 하는 화합물 반도체 소자. The compound semiconductor layer is a compound semiconductor device which comprises a group III nitride semiconductor, or SiC.