(EN)A data memory unit having a load/store unit and a data cache is provided which allows store instructions that are part of a load-op-store instruction to be executed with one access to a data cache. The load/store unit is configured with a load/store buffer having a checked bit and a way field for each buffer storage location. For load-op-store instructions, the checked bit associated with the store portion of the instruction is set when the load portion of the instruction accesses and hits the data cache. Also, the way field associated with the store portion is set to the way of the data cache in which the load portion hits. The data cache is configured with a locking mechanism for each cache line stored in the data cache. When the load portion of a load-op-store instruction is executed, the associated line is locked such that the line will remain in the data cache until a store instruction executes. In this way, the store portion of the load-op-store instruction is guaranteed to hit the data cache. The store may then store its data into the data cache without first performing a read cycle to determine if the store address hits the data cache.(FR)Cette invention se rapporte à une mémoire de données comprenant une unité de charge/stockage et une antémémoire de données, pour permettre à des instructions de stockage qui font partie d'une instruction de charge-op-stockage d'être exécutées en un seul accès à l'antémémoire de données. L'unité de charge/stockage est conçue avec un tampon de charge/stockage ayant un bit vérifié et un champ de voie pour chaque position de stockage du tampon. Pour les instructions de charge-op-stockage, le bit vérifié associé à la partie de stockage de l'instruction est mis à sa valeur, lorsque la partie de charge de l'instruction accède à l'antémémoire de données et trouve sa correspondance dans cette antémémoire de données. Le champ de voie associé à la partie de stockage est également mis à sa valeur dans la voie de l'antémémoire de données dans laquelle la partie de charge trouve sa correspondance. L'antémémoire est conçue avec un mécanisme de verrouillage pour chaque ligne d'antémémoire stockée dans l'antémémoire de données. Lorsque la partie de charge d'une instruction de charge-op-stockage est exécutée, la ligne associée est verrouillée pour qu'elle reste dans l'antémémoire jusqu'à l'exécution d'une instruction de stockage. Ainsi, on garantie que la partie de stockage de l'instruction de charge-op-stockage trouve sa corrspondance dans l'antémémoire de données. L'unité de stockage peut ensuite stocker ces données dans l'antémémoire de données sans devoir effectuer d'abord un cycle de lecture pour déterminer si l'adresse de stockage trouve sa corespondance dans l'antémémoire de données.