Links

Images

Classifications

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof

H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70

H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing

H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof

H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer

H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

H01L21/56—Encapsulations, e.g. encapsulation layers, coatings

H01L21/565—Moulds

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/00—Details of semiconductor or other solid state devices

H01L23/12—Mountings, e.g. non-detachable insulating substrates

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling

H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons

H01L23/4334—Auxiliary members in encapsulations

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/00—Details of semiconductor or other solid state devices

H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

H01L23/495—Lead-frames or other flat leads

H01L23/49517—Additional leads

H01L23/49531—Additional leads the additional leads being a wiring board

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/00—Details of semiconductor or other solid state devices

H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

H01L23/495—Lead-frames or other flat leads

H01L23/49575—Assemblies of semiconductor devices on lead frames

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00

H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

H01L2224/42—Wire connectors; Manufacturing methods related thereto

H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process

H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

H01L2224/4805—Shape

H01L2224/4809—Loop shape

H01L2224/48091—Arched

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00

H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

H01L2224/42—Wire connectors; Manufacturing methods related thereto

H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process

H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

H01L2224/481—Disposition

H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip

H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00

H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto

H01L2224/42—Wire connectors; Manufacturing methods related thereto

H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process

H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector

H01L2224/481—Disposition

H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive

H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked

H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic

H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L23/00—Details of semiconductor or other solid state devices

H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

이와 같은 추세에 따라, 최근에는 다양한 전력 소자들을 하나의 패키지에 집적시킬 뿐만 아니라, 전력 소자들을 제어하기 위한 제어 소자를 전력 소자와 하나의 패키지로 제조하려는 연구가 활발하게 이루어지고 있다 In accordance with the trend, in recent years, as well as to integrate the various power devices in one package, a study to prepare a control device for controlling the power devices and power devices as a single package is actively done

이에 따른 종래의 전력 반도체 패키지는 일반적으로 리드 프레임과, 리드 프레임 상에 실장되는 전력 소자, 제어 소자, 그리고 각 소자들의 외부를 수지 등으로 몰딩하는 몰드부를 포함하여 구성된다. The conventional power semiconductor package according is configured to generally include a lead frame and a power device mounted on the lead frame, the control device, and the parts of the mold for molding the outside of the respective element with resin or the like.또한 효과적인 열 방출을 위해 방열 기판이 구비되고 있다. In addition, the radiating board is provided for effective heat dissipation.

그런데 이러한 종래의 반도체 패키지는 제조 과정에서 방열 기판이 휘어지는 변형으로 인해, 방열 기판의 일면이 몰드부의 외부로 깨끗하게 노출되지 않고, 몰드부의 일부가 방열 기판을 덮어버리는 경우가 발생되고 있다. However, the conventional semiconductor package, this is due to the bending of the heat radiation substrate in the manufacturing process variations, without exposing the surface of the radiating board to clear the mold part outside, there is generated if they are part of a mold part covering the radiating board.

이러한 경우 미관상으로도 좋지 않으며, 방열 효과도 저하된다는 단점이 있다. This case is bad even with cosmetic, there is a disadvantage that the heat radiation effect is lowered.따라서 방열 기판의 일면을 몰드부의 외부로 깨끗하게 노출시킬 수 있는 반도체 패키지와 그 제조 방법이 요구되고 있는 실정이다 Thus, the semiconductor package the one surface of the radiating board can be exposed to the clean outer mold parts and a method of manufacturing the same is the situation that is desired

본 발명의 실시예에 따른 반도체 패키지는, 홈 형태의 적어도 하나의 가압부가 형성된 기판; The semiconductor package according to an embodiment of the present invention, at least one pressing portion formed on the substrate of the groove shape;상기 기판의 일면에 실장되는 적어도 하나의 전자 소자; At least one electronic device mounted on one surface of the substrate;상기 기판에 접합되며 상기 전자 소자와 전기적으로 연결되는 리드 프레임; It is bonded to the lead frame substrate being electrically connected to the electronic device;및 상기 리드 프레임과 상기 전자 소자를 밀봉하며, 상기 가압부를 연장하는 적어도 하나의 관통 구멍을 구비하는 몰드부;를 포함할 수 있다. It may include a; and the mold portion having at least one through-hole extending in the lead frame and the sealing and the electronic device, the pressing portion.

본 실시예에 있어서, 상기 기판은 일면에 상기 가압부가 형성되고, 타면은 상기 몰드부의 외부로 노출되는 반도체 패키지. In the present embodiment, the substrate is added the pressure formed on one surface, the other surface is a semiconductor package is exposed to the outside the mold portion.

본 실시예에 있어서, 상기 기판과 상기 전자 소자 사이에 개재되는 절연층을 더 포함할 수 있다. In the present embodiment may further include an insulating layer interposed between the substrate and the electronic device.

본 실시예에 있어서 상기 절연층은, 세라믹 재질로 형성될 수 있다. The insulating layer according to the present embodiment, may be formed of a ceramic material.

본 실시예에 있어서 상기 가압부는, 상기 기판의 두께 방향을 따라 형성될 수 있다. The pressing portion in the present embodiment, may be formed along the thickness direction of the substrate.

본 실시예에 있어서 상기 가압부는, 동일한 단면적을 갖는 홈으로 형성될 수 있다. The pressing portion in the present embodiment, may be formed in a groove having the same cross-sectional area.

본 실시예에 있어서 상기 가압부는, 일단으로 갈수록 단면적이 작아지는 형태로 형성될 수 있다. The pressing portion in the present embodiment, toward the one end may be formed into a shape that the sectional area smaller.

본 실시예에 있어서 상기 몰드부는, 일부가 상기 가압부 내에 부분적으로 형성될 수 있다. In the present embodiment, the mold section may be part of the partially formed in the pressure element.

또한 본 발명의 실시예에 따른 반도체 패키지는, 일면에 적어도 하나의 가압부가 형성된 기판; In addition, the semiconductor package according to an embodiment of the present invention, at least one pressing portion formed on the substrate on one side;상기 기판의 일면에 적층되는 절연층; An insulating layer laminated on one surface of the substrate;상기 절연층 상에 형성되는 배선 패턴; A wiring pattern formed on the insulating layer;상기 배선 패턴 상에 실장되는 적어도 하나의 전자 소자; At least one electronic device mounted on the wiring pattern;및 상기 전자 소자를 밀봉하며, 상기 가압부를 외부로 노출시키는 적어도 하나의 관통 구멍을 구비하는 몰드부;를 포함할 수 있다. And a mold portion having at least one through-hole and to seal the electronic device, exposed to the outside of the pressing portion; may include.

또한 본 발명의 실시예에 따른 반도체 패키지 제조 방법은, 기판을 준비하는 단계; In addition, the semiconductor package manufacturing method according to an embodiment of the present invention includes the steps of: preparing a substrate;상기 기판의 일면에 가압부를 형성하는 단계; Forming parts of the pressure on one side of the substrate;상기 기판의 일면에 전자 소자를 실장하는 단계; The step of mounting the electronic component on one surface of the substrate;및 금형 내에서 상기 가압부를 가압하며 몰드부를 형성하는 단계;를 포함할 수 있다. And in the mold to form the pressure parts and the mold parts of the press; may include.

본 실시예에 있어서 상기 가압부를 형성하는 단계는, 상기 기판의 일면에 홈 형태의 가압부를 적어도 하나의 형성하는 단계; Forming the pressing part in the present embodiment, the step of forming at least one of the parts of the pressing of the groove shape on a surface of the substrate;상기 기판의 일면에 절연층을 형성하는 단계; Forming an insulating layer on one surface of the substrate;및 상기 절연층 상에 배선 패턴을 형성하는 단계;를 포함할 수 있다. And forming a wiring pattern on the insulating layer, it may comprise a.

본 실시예에 있어서 상기 몰드부를 형성하는 단계는, 홈 형태로 형성되는 상기 가압부의 내부에 부분적으로 상기 몰드부를 형성하는 단계를 포함할 수 있다. In the present embodiment, the step of forming the mold, in part, on the inside of the pressing portion is formed of a groove shape may include the step of forming the mold parts.

본 발명에 따른 반도체 패키지는 기판에 형성된 가압부에 의해 외부로 노출되는 기판의 노출 면적이 확대되므로, 열방출 효과를 높일 수 있다. The semiconductor package according to the present invention, since the enlarged exposure area of ​​the substrate exposed to the outside by the pressing portion formed on the substrate, it is possible to increase the heat radiating effect.또한 기판 내에 형성된 가압부에 몰드부가 부분적으로 채워지므로, 기판과 몰드부가 매우 견고하게 결합될 수 있다. In addition, because the mold portion in part filled with a pressing portion formed in a substrate, may be added to the substrate and the mold coupling adamantly.따라서 반도체 패키지가 동작함에 따라 많은 열이 발생하더라도 열변형에 의해 기판과 몰드부가 서로 박리되는 것을 방지할 수 있다. Therefore, even if a large amount of heat, as the semiconductor package behavior can be prevented from being peeled off from each other the mold part and the substrate by thermal deformation.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다. With reference to the accompanying drawings will be described a preferred embodiment of the present invention.그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. However, embodiments of the present invention can be modified in many different forms and is not limited to the embodiments and the scope of the present invention described below.또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. In addition, embodiments of the present invention is provided in order to explain more fully the present invention to those having ordinary skill in the art.더하여 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다. In addition to the shape and size of the elements in the figures and the like it may be exaggerated for more clear explanation.

여기서 제1 전자 소자(12)인 전력 소자(12)는 서보 드라이버, 인버터, 전력 레귤레이터 및 컨버터 등과 같은 전력 제어를 위한 전력변환 또는 전력제어를 위한 전력 회로 소자일 수 있다. The power device of claim 1, the electronic device 12 12 may be a power circuitry for the power conversion, or power control for power control, such as servo driver, an inverter, a power regulator and a converter.

또한 전력 소자(12)는 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)를 포함할 수 있다. In addition, power devices 12 may include an insulated gate bipolar transistor (IGBT) and a diode (diode).또한, 절연 게이트 바이폴라 트랜지스터(IGBT)와 다이오드(diode)를 한 쌍으로 하여, 총 여섯 쌍을 포함하는 전력 소자 패키지를 구현할 수 있다. In addition, the insulated gate bipolar transistor (IGBT) and a diode (diode) of a pair, it is possible to implement a power device package including a total of six pairs.그러나 이는 하나의 예시일 뿐, 본 발명은 반드시 이에 한정되는 것은 아니다. However, this just one example of the present invention is not limited thereto.

전력 소자(12)는 접착부재(미도시)를 매개로 후술되는 기판(60)의 일면에 부착될 수 있다. Power device 12 may be attached to one surface of the substrate 60 will be described below as a medium for the binding material (not shown).여기서 접착부재는 도전성이거나 비도전성일 수 있다. Wherein the binding material is non-conductive or may jeonseongil.예를 들어, 접착부재로 솔더(solder), 금속 에폭시, 금속 페이스트, 수지계 에폭시(resin-based epoxy) 등의 페이스트를 경화시켜 이용할 수 있다. For example, it can be used to cure the paste, such as solder (solder), metal, epoxy, metal paste, epoxy resin (epoxy resin-based) with the binding material.

제어 소자(14)는 본딩 와이어(90)를 통해 전력 소자(12)와 전기적으로 연결되고, 이에 따라 전력 소자(12)의 동작을 제어할 수 있다. Control device 14 may be electrically connected to the power element 12 through the bonding wire 90 is, thus controlling the operation of the power device (12) according.제어 소자(14)는 예를 들어, 마이크로 프로세서(microprocessor)일 수 있으나, 이에 더하여 저항, 인버터, 또는 콘덴서와 같은 수동 소자, 또는 트랜지스터와 같은 능동 소자들이 더 부가될 수 있다. Control element 14 is, for example, may be a microprocessor (microprocessor), In addition there is an active element such as a passive element, or transistor, such as a resistor, an inverter, or a capacitor can be further added.

한편, 제어 소자(14)는 하나의 전력 소자(12)에 대하여 하나 또는 다수개가 배치될 수 있다. On the other hand, the control element 14 has one or more dogs can be disposed with respect to a power device (12).즉, 제어 소자(14)의 종류 및 개수는 전력 소자(12)의 종류와 개수에 따라서 적절하게 선택될 수 있다. That is, the kind and number of the control element 14 may be suitably selected according to the type and number of the power elements 12.

이처럼 본 실시예에 따른 반도체 패키지(100)는 전력 소자(12)와, 전력 소자(12)를 제어하는 제어 소자(14)를 포함하는 전력 모듈(Power module)일 수 있다. Such may be a semiconductor package 100 according to this embodiment is a power element 12 and a power device power modules (Power module), a control element 14 for controlling (12).

또한 본 실시예에 있어서 전력 소자(12)와 제어 소자(14)는 수직하게 적층되는 형태로 배치되지 않고 수평적으로 배치된다. Also in this embodiment the power device 12 and the control element 14 is not disposed in a manner of being stacked vertically are arranged horizontally.이에 따라 반도체 패키지(100)는 수직 길이(즉 두께)보다는 수평 길이(즉 폭)이 긴 형상으로 형성된다. Accordingly, the semiconductor package 100 has a horizontal length (i.e. width) than a vertical length (i.e., thickness) is formed in a long shape.

리드 프레임(20)은 다수의 리드들을 포함하여 구성되는데, 여기서 각 리드들은 외부 기판(예컨대 마더 보드, 도시되지 않음)와 연결되기 위한 다수개의 외부 리드(20b)와, 전자 소자(10)와 연결되는 다수의 내부 리드(20a)로 구분될 수 있다. Lead frame 20 is composed including a plurality of leads, wherein each lead are connected with a plurality of outer leads (20b) for connection with an external substrate (e.g., mother board, not shown), the electronic device 10 which it can be divided into a plurality of inner leads (20a).즉, 외부 리드(20b)는 몰드부(80)의 외부로 노출되는 부분을 의미하며, 내부 리드(20a)는 몰드부(80)의 내부에 위치하는 부분을 의미할 수 있다. That is, the outer leads (20b) refers to the portion that is exposed to the outside of the mold portion 80, and inner leads (20a) may refer to the portion positioned in the interior of the mold section 80.

기판(60)의 일면에는 전자 소자(10)와 리드 프레임(20)의 내부 리드(20a)가 접합될 수 있다. One surface of the substrate 60 has an inner lead (20a) of the electronic element 10 and the lead frame 20 can be bonded.또한 기판(60)의 타면은 후술되는 몰드부(80)의 외부로 노출된다. In addition, the other surface of the substrate 60 is exposed to the outside of the mold section 80 will be described later.

또한 기판(60)의 일면에는 절연층(62)과 배선 패턴(64)이 형성될 수 있다. In addition, one surface of the substrate 60 may be insulating layers 62 and the wiring pattern 64 is formed.

절연층(62)은 기판(60)과 배선 패턴(64) 사이를 절연한다. An insulating layer 62 through the insulating substrate 60 and the wiring pattern 64.따라서 상호 간에 절연이 가능한 재질이면 다양한 재질이 이용될 수 있다. So, if possible material isolated with each other there are many other materials it may be used.특히 본 실시예에 따른 절연층(62)은 세라믹(ceramic) 재질로 형성될 수 있다. In particular, the insulating layer 62 according to this embodiment may be formed of a ceramic (ceramic) material.

이러한 절연층(62)는 기판(60)의 일면에 절연 물질을 스프레이 방식 또는 스퀴즈 방식으로 형성될 수 있다. This insulating layer 62 may be formed of an insulating material on a surface of a substrate 60 in a spray method or a squeeze method.그러나 이에 한정되는 것은 아니다. However, the embodiment is not limited thereto.

배선 패턴(64) 상에는 전자 소자들(10)과 리드 프레임(20)이 실장될 수 있다. The electronic element formed on the wiring patterns 64, 10 and the lead frame 20 can be mounted.또한 전자 소자(10)들과 리드 프레임(20)은 배선 패턴(64)이나 본딩 와이어(90)을 통해 상호간에 전기적으로 연결될 수 있다. In addition, the electronic element 10 and the lead frame 20 can be electrically connected to each other through the wiring pattern 64 and the bonding wires 90. The

한편, 본 실시예에서는 본딩 와이어(90)를 통해 전자 소자(10)들이 리드 프레임(20)과 전기적으로 연결되는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. On the other hand, in the present embodiment, the electronic device 10 through the bonding wire 90, but are holding case electrically connected to the lead frame 20 for example, but the configuration of the present invention is not limited thereto.즉, 통해 전자 소자(10)들이 본딩 와이어(90)를 통해 배선 패턴(64)과 연결될 수 있다. That is, through may be connected to the electronic element 10 to wiring pattern 64 through the bonding wire 90. The

더하여, 본 실시예에 따른 기판(60)에는 적어도 하나의 가압부(60a)가 형성될 수 있다. In addition, the substrate 60 according to this embodiment may be formed with at least one pressing portion (60a).

가압부(60a)는 몰드부(80)에 의해 매립되는 기판(60)의 일면에 형성되며, 기판(60)의 수직 방향(두께 방향)을 따라 일정 깊이 파여진 홈의 형태로 형성될 수 있다. The pressing portion (60a) may be formed by a predetermined depth wave form of the excitation groove along the vertical direction (thickness direction) are formed on one substrate 60 of the substrate 60 to be embedded by the mold portion 80 .

가압부(60a)는 하나 또는 다수개로 형성될 수 있으며 원통 형상의 홈으로 형성될 수 있다. The pressing portion (60a) may be formed of one or multiple pieces, and may be formed in a groove in the cylindrical shape.

본 실시예에서는 다수개의 가압부(60a)가 기판(60)의 길이 방향 양단과 중간 부분에 각각 배치되는 경우를 예로 들고 있다. In this embodiment, a plurality of pressing portions (60a) holding the case is arranged on each of the longitudinal ends and the middle of the substrate 60 as an example.그러나 본 발명의 구성이 이에 한정되는 것은 아니며, 후술되는 다른 실시예들과 같이 다양한 응용이 가능하다. But not necessarily the composition of the present invention is not limited thereto, it is possible to various applications, such as in other embodiments described below.

또한 가압부(60a)는 절연층(62)과 배선 패턴(64)을 관통하는 형태로 형성될 수 있다. In addition, the pressing portion (60a) may be formed in the form penetrating through the insulating layer 62 and the wiring pattern 64.따라서 배선 패턴(64)이 해당 부분에 형성되지 않은 경우, 가압부(60a)는 절연층(62)만을 관통하는 형태로 형성될 수 있다. Therefore, the pressing portion (60a) when the wiring pattern 64 is not formed in the part may be formed in a form that passes through only the insulating layer 62.

몰드부(80)는 전자 소자들(10)과, 기판(60)에 접합된 리드 프레임(20)의 내부 리드(20a)를 덮으며 밀봉하는 형태로 형성되어 외부 환경으로부터 전자 소자들(10)을 보호한다. Mold part 80 is formed into a shape for sealing was to cover the inner leads (20a) of the lead frame 20 is joined to the electronic component 10 and the substrate 60, the electronic device from the external environment (10) It protects.또한 전자 소자들(10)을 외부에서 둘러싸며 전자 소자들(10)을 고정시킴으로써 외부의 충격으로부터 전자 소자들(10)을 안전하게 보호한다. In addition, by fixing the protection to the said electronic device to surround the electronic element (10) from the outside (10) of the electronic device from the external impact (10).

몰드부(80)는 기판(60)의 타면이 외부에 노출되도록 형성된다. Mold part 80 is formed so as to be exposed to the outside of the other surface of the substrate 60.따라서 몰드부(80)는 기판(60)의 전체가 아닌, 일부분을 매립하는 형태로 형성될 수 있다. Therefore, the mold part 80 may be formed in the form of embedding a portion, but not all, of the substrate 60.

또한, 본 실시예에 따른 몰드부(80)는 전술한 기판(60)의 가압부(60a)를 연장하는 적어도 하나의 관통 구멍(82)을 포함한다. Further, the mold portion 80 according to this embodiment includes at least one through-hole 82 extending in a pressing portion (60a) of the foregoing substrate 60.관통 구멍(82)은 기판(60)의 가압부들(60a)의 위치와 형상에 대응하는 형태의 구멍으로 형성될 수 있다. The through hole 82 may be formed in the form of a hole corresponding to the position and shape of the pressing portions (60a) of the substrate (60).즉, 관통 구멍(82)은 가압부(60a)의 직경 또는 단면과 동일한 직경이나 단면으로 형성될 수 있다. That is, the through hole 82 may be formed in the same diameter or cross-section and a diameter or cross-section of the pressing portion (60a).그러나 이에 한정되는 것은 아니다. However, the embodiment is not limited thereto.또한 기판(60)의 가압부(60a)와 마찬가지로 기판(60)의 수직 방향을 따라 몰드부(80)를 관통하여 형성된다. In addition, as in the pressing portion (60a) of the substrate 60 along the vertical direction of the substrate 60 is formed through the mold part 80.

관통 구멍(82)은 리드 프레임(20)이 없는 부분에 형성되거나, 리드 프레임(20)을 관통하는 형태로 형성될 수 있다. The through hole 82 may be formed in the form of or formed on the portion without the lead frame 20, through the lead frame 20.

관통 구멍(82)과 기판(60)의 가압부(60a)에 의해, 기판(60)의 가압부(60a) 내부는 부분적으로 관통 구멍(82)을 통해 외부 즉 공기 중으로 노출될 수 있다. Inside the pressing portions (60a) of the through hole 82 and the substrate by a pressing portion (60a) of 60, the substrate 60 is in part through the through hole 82 may be exposed into the external air that is.

이러한 몰드부(80)는 절연성 재료로 형성될 수 있다. The mold part 80 may be formed of an insulating material.특히 열 전도도가 높은 실리콘 겔(Silicone Gel)이나 열전도성 에폭시(Epoxy), 폴리이미드(ployimide) 등의 재료가 이용될 수 있다. In particular, there is a material such as a high thermal conductivity of silicon gel (Silicone Gel) or a thermally conductive epoxy (Epoxy), polyimide (ployimide) may be used.

한편 도시되어 있지 않으나, 몰드부(80)의 외부면, 특히 기판(60)의 타면에는 효과적인 열 방출을 위해 히트 싱크(heat sink, 도시되지 않음)가 체결될 수 있다. Meanwhile, although not shown, the outer surface of the molded portion 80, there can be fastened in particular, the heat sink for effective heat the other surface of the substrate (60) (heat sink, not shown).히트 싱크는 반도체 패키지(100)의 외부로 완전히 노출되도록 배치될 수 있으며 고온 테이프(high temperature tape)나 고온용 솔더 등에 의해 부착될 수 있다. The heat sink can be arranged to be fully exposed to the outside of the semiconductor package 100 and may be attached by a high temperature tape (high temperature tape) or a high temperature solder for.

이와 같이 본 실시예에 따른 반도체 패키지(100)는 기판(60) 내에 형성된 가압부(60a)에 의해 외부로 노출되는 기판(60)의 노출 면적이 확대되므로, 열방출 효과를 높일 수 있다. Thus, the semiconductor package 100 according to this embodiment, because the exposed area of ​​the substrate 60 is exposed to the outside by a pressing portion (60a) formed in the substrate 60 is enlarged, it is possible to increase the heat radiating effect.

또한 기판(60) 내에 형성된 가압부(60a)에 몰드부(80)가 부분적으로 채워지므로, 기판(60)과 몰드부(80)가 매우 견고하게 결합될 수 있다. In addition, because the mold portion 80 is partially filled with a pressing portion (60a) formed in the substrate 60, it may be coupled to substrate 60 and the mold unit 80 is very rugged.따라서 반도체 패키지(100)가 동작함에 따라 많은 열이 발생하더라도 열변형에 의해 기판(60)과 몰드부(80)가 서로 박리되는 것을 방지할 수 있다. Thus, the semiconductor package 100 to operate as much heat is generated even if the thermal deformation substrate 60 and the mold unit 80 by a depending prevented from being peeled off each other.

이어서 본 발명의 실시예에 따른 반도체 패키지(100)의 제조 방법을 설명한다. The following describes a method for manufacturing a semiconductor package 100 according to an embodiment of the present invention.

이어서, 도 4c에 도시된 바와 같이 기판(60)의 일면에 절연층(62)을 형성한다. Then, to form the insulating layer 62 on one surface of the substrate 60 as shown in Figure 4c.본 실시예에 따른 절연층(62)은 기판(60)의 가압부(60a)에 마스킹 처리를 하고 절연 물질을 기판(60)의 일면에 전체에 도포한 후, 마스킹을 제거함에 따라 형성될 수 있다. An insulating layer 62 according to this embodiment can be formed in accordance with the removal of the masking was applied to the whole of the insulating material and the masking process on the pressing portion (60a) of the substrate 60 on one side of the substrate 60, have.

여기서 절연 재질은 세라믹 계열의 재질이 이용될 수 있다. The insulating material is a ceramic-based material may be used.또한 절연 물질은 스프레이 분사나 스퀴즈 방식으로 기판(60)의 일면에 형성될 수 있다. In addition, insulating material may be formed on one surface of the substrate 60 by spraying or squeezing methods.

한편, 본 실시예에서는 가압부(60a)를 먼저 형성한 후, 절연층(62)을 형성하는 경우를 예로 들고 있으나, 본 발명의 구성이 이에 한정되는 것은 아니다. On the other hand, in the embodiment, after forming a pressing portion (60a) first, but holding a case of forming the insulating layer 62, for example, but the configuration of the present invention is not limited thereto.예를 들어 기판(60)의 일면에 먼저 절연층(62)을 먼저 형성한 후, 레이저 드릴 등으로 절연층(62)과 기판(60)을 함께 제거하며 가압부(60a)를 형성하는 등 필요에 따라 다양한 응용이 가능하다. For example, after forming the insulating layer 62, first on one side of the substrate 60, first, laser drilling, such as removal with an insulating layer 62 and the substrate 60 as it is necessary, such as to form a pressing portion (60a) various applications are possible, depending on.

가압 핀(6)은 후술되는 성형 수지 주입 과정에서 기판(60)의 타면이 금형(5)으로부터 이격되거나 휘는 것을 방지하기 위해 구비된다. The pressure pin (6) is provided for preventing or bent away from the mold 5, the other surface of the substrate 60 in the resin injection molding process, which will be described later.이를 위해, 본 실시예에 따른 가압 핀(6)은 기판(60)의 가압부(60a)에 삽입되어 기판(60)을 가압한다. To this end, the pressing pin 6 according to this embodiment is inserted into the pressing portion (60a) of the substrate 60 presses the substrate 60.

따라서 가압 핀(6)은 끝단이 가압부(60a) 내에 용이하게 삽입될 수 있는 크기와 형상으로 형성되며, 상부 금형(5a)과 하부 금형(5b)이 결합될 때, 끝단이 가압부(60a)의 바닥면을 알맞은 압력으로 가압할 수 있는 길이로 형성될 수 있다. Thus, the pressure pins (6) the end is formed in a size and shape which can be easily inserted into the pressing portion (60a), when the upper mold (5a) and lower die (5b) combined, end a pressing portion (60a ) it may be formed of a length that can press the bottom surface to an appropriate pressure.

한편, 본 실시예에 따른 가압 핀(6)은 끝단으로 갈수록 단면적이 축소되는 형태로 형성될 수 있다. On the other hand, the pressing pin 6 according to the present embodiment may be formed into a shape that is gradually reduced cross sectional area to the end.본 실시예의 경우, 가압 핀(6)에 단차가 형성되며, 이에 따라 가압부(60a) 내에 삽입되는 가압 핀(6)의 끝단 부분은 다른 부분보다 작은 단면적을 갖는다. The trailing end part of the pressure pin (6) inserted in the case of this embodiment, the forming step is a pressure pin (6), whereby the pressing portion (60a) in accordance has a small cross-sectional area than other portions.그러나 본 발명의 구성이 이에 한정되는 것은 아니다. But not the structure of the present invention is not limited thereto.

따라서 기판(60)의 타면 즉, 하부면은 하부 금형(5b)의 내부면에 견고하게 밀착될 수 있으며, 이러한 상태에서 성형 수지(S)가 금형(5)의 내부로 주입되므로, 기판(60)의 일면과 하부 금형(5b)의 내부면 사이로는 성형 수지(S)가 스며들지 않게 된다. Thus, the other surface of the substrate 60, i.e., the lower surface can be firmly stuck to the inner surface of the lower die (5b), since the molding resin (S) is injected into the interior of the mold (5) in this state, the substrate (60 ) between the inner surface of the one surface and a lower mold (5b) of the can no longer impervious to the molding resin (S).

이어서, 주입된 성형 수지(S)가 경화되면 상부 금형(5a)과 하부 금형(5b)을 분리하고 몰드부(80)가 형성된 반도체 패키지를 금형에서 꺼낸 후, 리드 프레임(20)을 절곡하여, 도 3에 도시된 바와 같은 반도체 패키지(100)를 완성한다. Then, when the injection molding resin (S) is cured by separating the upper mold (5a) and lower die (5b) and then taken out of the semiconductor package is molded portion 80 formed in the die, bending a lead frame 20, to complete the semiconductor package 100 as shown in FIG.이때, 반도체 패키지(100)에는 가압 핀(6)에 의해 관통 구멍(82)이 형성되며, 이에 가압부(60a)가 형성된 부분은 관통 구멍(82)에 의해 외부로 노출된다. At this time, the semiconductor package 100 is provided with a through hole 82 is formed by the pressing pin 6, whereby part pressing part (60a) formed thereon is exposed to the outside by the through hole 82.

한편, 기판(60)에 가압부(60a)가 형성되지 않고, 가압 핀(6)이 가압부(60a)가 아닌 절연층(62)을 직접 가압하는 경우, 가압 핀(6)에 의해 가해지는 압력에 의해 절연층(62)이 파손될 수 있다. On the other hand, is not formed in the pressing portion (60a) on the substrate 60, the pressure pin (6) In this case, for pressing the insulating layer 62, a non-pressing portion (60a) directly, exerted by the pressure pins (6) It can damage the insulating layer 62 by the pressure.이러한 경우, 파손된 부분에서 배선 패턴(64)과 기판(60) 사이에 단락이 발생할 수 있으며, 이는 반도체 패키지(100)의 불량을 유발하게 된다. In this case, at the broken part, and it may cause a short circuit between the wiring patterns 64 and the substrate 60, which is causing the failure of the semiconductor package 100.

이러한 문제는 절연층(62)을 세라믹 재질로 형성하는 경우, 더욱 심화될 수 있다. This problem is the case of forming the insulating layer 62 of a ceramic material, may be further compounded.따라서, 본 실시예에 따른 반도체 패키지(100) 제조 방법은 가압 핀(6)이 절연층(62)이 아닌, 금속 재질의 기판(60)과 접촉하며 기판(60)만을 가압한다. Thus, the semiconductor package 100, the manufacturing method according to this embodiment is in contact with the pressure pin (6) the substrate (60) of the metallic material other than the insulating layer 62, and presses only the substrate 60.따라서 상기한 문제들을 해소할 수 있다. Therefore, it is possible to solve the aforementioned problems.

한편, 본 발명에 따른 반도체 패키지는 전술한 실시예에 한정되지 않으며 필요에 따라 다양한 응용이 가능하다. On the other hand, the semiconductor package according to the present invention is not limited to the above-described embodiments various applications are possible as necessary.

본 실시예에 따른 반도체 패키지(200)는, 기판(60)의 가압부(60a)가 원추 형상으로 형성되는 경우를 예로 들고 있다. The semiconductor package 200 according to this embodiment, the holding when the pressing portion (60a) of the substrate 60 is formed in a conical shape as an example.

보다 구체적으로, 가압부(60a)는 홈의 형태가 아닌, 관통 구멍(82)의 형태로 형성될 수 있으며, 기판(60)의 타면 즉 노출면 쪽으로 갈수록 단면적이 작아지는 형태로 형성될 수 있다. More specifically, the pressing portion (60a) may be formed in the form of a non-shape of the groove, the through-hole 82, and may be the other surface of the substrate 60 that is formed into a shape that gradually decreases the cross-sectional area toward the surface exposure .그러나 이에 한정되지 않으며 홈의 형태로 구성하는 등 다양한 변형이 가능하다. However, it not limited to this and various modifications are possible, such as a type of home.

한편, 도 5의 경우, 전술한 도 4f에 도시된 가압 핀(6)을 이용한 경우를 도시하고 있다. On the other hand, in the case of Figure 5, there is shown a case where a pressing pin (6) shown in the foregoing Fig. 4f.그러나 이에 한정되지 않으며, 본 실시예에 따른 가압부(60a) 형상에 대응하여 가압 핀의 형상도 다양하게 변형될 수 있다. However, it not limited to this, and also in response to the pressing portion (60a) shaped according to the embodiment the shape of the pressing pin can be variously modified.

본 실시예에 따른 반도체 패키지(300)는, 가압부(60a)가 홈의 형태로 형성되지 않고, 기판(60) 일면의 한 부분으로 정의될 수 있다. The semiconductor package 300 according to this embodiment is not formed in the pressing portion (60a) is in the form of a groove, it may be defined as part of the substrate 60 surface.그리고 절연층(62)에만 가압부(60a)에 대응하는 부분이 제거되어 기판(60)의 가압부(60a)에 해당하는 일면을 부분적으로 노출시킨다. It is removed and the portion corresponding to the insulating layer pressing portion (60a), (62) to expose only the surface corresponding to the pressing portion (60a) of the substrate 60 in part.

따라서, 제조 과정에서 금형의 가압 핀은 절연층(62)을 관통하여 기판(60)의 일면을 가압할 수 있다. Thus, the pressure pin of the mold in the manufacturing process can be pressed to one surface of the substrate 60 through the insulating layer 62.

이러한 경우, 기판(60)이 몰드부(80)로부터 박리되는 것을 방지하는 기능에 대해서는 전술한 실시예들보다 효과가 적으나, 기판(60)에 홈을 형성하지 않으므로, 제조가 용이하다는 이점이 있다. In this case, the substrate 60 is, but the effect is less than the above-mentioned embodiments for a function to prevent peeling of the mold unit 80, does not form a groove in the substrate 60, the advantage that is easy to manufacture have.

한편, 이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 수정 및 변형이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이다. On the other hand, that although detailed description will be given of an embodiment of the present invention at least the scope of the present invention is not limited to this, and can be various modifications and changes may be made without departing from the scope of the invention as set forth in the claims those skilled in the art it will be obvious.

Claims (14)

홈 형태의 적어도 하나의 가압부가 형성된 기판; At least one pressing portion formed on the substrate of the groove shape;상기 기판의 일면에 실장되는 적어도 하나의 전자 소자; At least one electronic device mounted on one surface of the substrate;상기 기판에 접합되며 상기 전자 소자와 전기적으로 연결되는 리드 프레임; It is bonded to the lead frame substrate being electrically connected to the electronic device;및 And상기 리드 프레임과 상기 전자 소자를 밀봉하며, 상기 가압부를 연장하는 적어도 하나의 관통 구멍을 구비하는 몰드부; And sealing the lead frame and the electronic device, the mold portion having at least one through-hole extending in the pressing units;를 포함하는 반도체 패키지. A semiconductor package comprising a.

제1항에 있어서, According to claim 1,상기 기판은 일면에 상기 가압부가 형성되고, 타면은 상기 몰드부의 외부로 노출되는 반도체 패키지. The substrate is added the pressure formed on one surface, the other surface is a semiconductor package is exposed to the outside the mold portion.

제1항에 있어서, 상기 가압부는, The method of claim 1, wherein the pressing unit includes:상기 기판의 두께 방향을 따라 형성되는 반도체 패키지. The semiconductor package is formed along the thickness direction of the substrate.

제1항에 있어서, 상기 가압부는, The method of claim 1, wherein the pressing unit includes:동일한 단면적을 갖는 홈으로 형성되는 반도체 패키지. The semiconductor package is formed in a groove having the same cross-sectional area.

제1항에 있어서, 상기 가압부는, The method of claim 1, wherein the pressing unit includes:일단으로 갈수록 단면적이 작아지는 형태로 형성되는 반도체 패키지. Once the increasingly semiconductor package is formed of a shape that the sectional area smaller.