H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials

H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate

H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched

H01L29/76—Unipolar devices, e.g. field effect transistors

H01L29/772—Field effect transistors

H01L29/78—Field effect transistors with field effect produced by an insulated gate

H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

H—ELECTRICITY

H01—BASIC ELECTRIC ELEMENTS

H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR

H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched

H01L29/76—Unipolar devices, e.g. field effect transistors

H01L29/772—Field effect transistors

H01L29/78—Field effect transistors with field effect produced by an insulated gate

Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS

Description

Translated from Japanese

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【０００１】 [0001]

【産業上の利用分野】本発明は、半導体装置の構造及びその製造方法に関し、特に埋込みチャンネル型MOSトランジスタ−の構造及びその製造方法に関する。 The present invention relates to relates to a structure and a manufacturing method thereof of the semiconductor device, in particular buried channel type MOS transistors - to a structure and a manufacturing method thereof.

【０００２】 [0002]

【従来の技術】Ｎ型半導体基板及びＮ型の多結晶シリコンから成るゲート電極を有するＰチャンネルＭＯＳトランジスターは、Ｐ型半導体基板及びＮ型多結晶シリコンから成るゲート電極を有するＮチャンネルＭＯＳトランジスターに比べ、ゲート電極と基板との間の仕事関数差が小さいため、閾値電圧の絶対値はＮチャンネルＭＯＳ P-channel MOS transistor having a gate electrode consisting of the Related Art N-type semiconductor substrate and N-type polycrystalline silicon as compared with the N-channel MOS transistor having a gate electrode made of P-type semiconductor substrate and N-type polycrystalline silicon since the work function difference between the gate electrode and the substrate is small, the absolute value of the threshold voltage N-channel MOSトランジスターの閾値電圧よりも大きくなる。 It is larger than the threshold voltage of the transistor.従来、この閾値電圧を所望の電圧まで下げるため、半導体基板と逆導電型の不純物を該基板表面にイオン注入していた。 Conventionally, to lower the threshold voltage to the desired voltage, the semiconductor substrate and the opposite conductivity type impurities were ion implanted into the substrate surface.

【０００３】以下、従来技術による製造方法としてLDD [0003] In the following, LDD as the production method according to the prior art(Lightly Doped Drain)構造を有するＰチャンネルMOSトランジスタ−を例にとり、図４（従来例の工程順縦断面図）を参照して工程順に説明する。 P-channel MOS transistor having a (Lightly Doped Drain) structure - taken as an example, will be described in the order of steps with reference to FIG. 4 (step order longitudinal sectional view of a conventional example).

【０００４】まず、図４工程Ａに示すように、Ｎ型シリコン基板１の上にフィ−ルド領域となるべき厚いフィ− [0004] First, as shown in FIG. 4 Step A, Fi on the N-type silicon substrate 1 - thick to be a field region Fi -ルド酸化膜２を形成して素子活性領域を区画し、その表面に熱酸化法などによりゲ−ト酸化膜３を形成する。 Partitions the element active region to form a field oxide film 2, a gate by thermal oxidation on the surface - forming a gate oxide film 3.次に、所望の閾値電圧が得られるようにするため、Ｐ型不純物を基板１にイオン注入し、この基板１の表面に薄いＰ型不純物拡散層４を形成する。 Next, in order to the desired threshold voltage is obtained, and ion implantation of P-type impurities into the substrate 1 to form a thin P-type impurity diffusion layer 4 on a surface of the substrate 1.これは、例えば10 11 〜 This is, for example, 10 11 to10 13個／ｃｍ 2の注入量のボロンを10〜30keVのエネルギ−で注入することにより形成される。 It is formed by injecting at - 10 13 / cm 2 injection volume boron energy 10 to 30 keV.

【０００５】次に、図４工程Ｂに示すように、ゲート酸化膜３の上にＮ型多結晶シリコンから成るゲート電極５ [0005] Next, as shown in FIG. 4 step B, the gate electrode 5 made of N-type polycrystalline silicon on the gate oxide film 3をパターニングにより形成する。 To form by patterning.続いてＰ型の不純物を、基板１にゲート電極５をマスクとしてイオン注入する。 Followed by P-type impurity, is ion-implanted using the gate electrode 5 as a mask to the substrate 1.例えば１０ １３ 〜１０ １４個／ｃｍ ２程度のボロンを３０〜７０ｋｅＶのエネルギーで行う。 For example it performed 1013-10 about 14 / cm 2 of boron at an energy of 30～70KeV.これにより不純物拡散層４よりも濃いＰ型不純物拡散層６を形成する。 Thereby forming a P-type impurity diffusion layer 6 darker than the impurity diffusion layer 4.

【０００６】次に、図４工程Ｃに示すように、全面に酸化膜７を成長させた後、この酸化膜７を異方性エッチングにより全面エッチングし、図４工程Ｄに示すように、 [0006] Next, as shown in FIG. 4 step C, after growing an oxide film 7 on the entire surface, the oxide film 7 entirely etched by anisotropic etching, as shown in FIG. 4 step D,ゲート電極側壁に酸化膜（側壁酸化膜８）を形成する。 A gate electrode side wall to form an oxide film (sidewall oxide film 8).続いて再びＰ型の不純物を、前記ゲート電極５と側壁酸化膜８をマスクとしてイオン注入する。 Followed again P-type impurity ions are implanted using the gate electrode 5 and the side wall oxide film 8 as a mask.例えば１０ １４ For example, 10 14〜１０ １６個／ｃｍ ２程度の２フッ化ボロン（ＢＦ ２ ） 10 16 / cm 2 of about 2 boron fluoride (BF 2)を５０〜７０ｋｅＶのエネルギーで行う。 It is carried out at an energy of 50~70keV.これにより不純物拡散層６よりも濃いＰ型不純物拡散層９を形成する。 Thereby forming a thick P-type impurity diffusion layer 9 than the impurity diffusion layer 6.その後熱処理を施し、注入された不純物を活性化させる。 Then heat treatment is performed to activate the implanted impurities.このときＰ型不純物拡散層６とＰ型不純物拡散層９は、ソース又はドレイン拡散層となる。 In this case P-type impurity diffusion layer 6 and the P-type impurity diffusion layer 9, a source or a drain diffusion layer.

【０００７】次に、図４工程Ｅに示すように、層間絶縁膜１０を形成し、所定の位置にコンタクトホ−ル１１を開孔し、金属配線１２を施す。 [0007] Next, as shown in FIG. 4 step E, an interlayer insulating film 10, contact holes at predetermined positions - le 11 were openings, applying a metal wire 12.この図４工程Ｅは、従来技術の製造方法による最終工程縦断面図である。 This 4 step E is a final step longitudinal sectional view according to the production method of the prior art.

【０００８】 [0008]

【発明が解決しようとする課題】従来、半導体基板と同じ導電型の多結晶シリコンや高融点金属とシリコンの化合物であるシリサイド（例えばタングステンシリサイド：WSi）をゲ−ト電極として用いた場合、閾値電圧の制御のために基板と逆導電型の不純物を基板表面にイオン注入していたので、チャンネル領域（ゲ−ト電極直下の基板表面近傍）は基板と逆導電型の薄い不純物拡散層によって形成されていた。 THE INVENTION Problems to be Solved] Conventionally, a compound of polycrystalline silicon or a refractory metal and silicon of the same conductivity type as the semiconductor substrate silicide (e.g. tungsten silicide: WSi) the gate - when used as gate electrode, the threshold since the impurities of the substrate and the opposite conductivity type in order to control the voltage was ion-implanted into the substrate surface, the channel region (gate - close to the substrate surface just below the gate electrode) is formed by a thin diffusion layer of the substrate and the opposite conductivity type It had been.

【０００９】上記のような構造のMOSトランジスタ− [0009] The MOS transistor of the structure as described above -は、電流が基板とゲ−ト酸化膜の界面よりも深い部分を流れるため、“埋込みチャンネル型MOSトランジスタ−”と呼ばれている。 , The current board and the gate - to flow a portion deeper than the interface of the gate oxide film, "buried channel type MOS transistor -" is called.これに対して、チャンネル部が基板と同型の不純物拡散層によって形成されている場合は、電流は基板とゲ−ト酸化膜界面を流れるため、“表面チャンネル型MOSトランジスタ−”と呼ばれている。 In contrast, if the channel part is formed by the impurity diffusion layer of the substrate and the same type, the current board and the gate - to flow a gate oxide film interface, "surface channel type MOS transistor -" is called a .

【００１０】前記の“埋込みチャンネル型MOSトランジスタ−”では、電荷が基板とゲ−ト酸化膜の界面の散乱を受けにくくなるため、移動度が増加するという長所がある反面、短チャンネル効果が生じやすいという欠点があった。 So charges the substrate and gate - [0010] said "buried channel type MOS transistor" - for less susceptible to scattering at the interface between the gate oxide film, although there are advantages mobility increases, the short channel effect occurs there has been a drawback that cheap.

【００１１】即ち、“埋込みチャンネル型MOSトランジスタ−”では、ドレイン領域、チャンネル領域、ソ−ス領域ともすべて同型の不純物拡散層によって形成されているため、ドレインに電圧を印加した場合、チャンネル領域の不純物拡散層中の空乏層の延びが“表面チャンネル型MOSトランジスタ−”の場合よりも拡がり、パンチスル−（ドレイン電圧が直接ソ−スとチャンネルの境界部のポテンシャルエネルギ−を押し下げてしまい、ソ− [0011] That is, "buried channel type MOS transistor -", the drain region, channel region, source - for both source region all being formed by impurity diffusion layer of the same type, when a voltage is applied to the drain, the channel region extend the "surface channel type MOS transistor -" of the depletion layer of the impurity diffusion layer spread than in, Panchisuru - (drain voltage direct source - the potential energy of the boundary portion of the scan and the channels - the cause depress Seo -スとドレイン間に電流が流れてしまう状態のこと。 That in a state in which current flows between the Graphics and drain.この場合のように基板表面付近で起こるパンチスル−は、特に「表面パンチスル−」と呼ばれている。 Panchisuru occurring near the substrate surface, as in this case - is especially "surface Panchisuru -" is called.）を起こしやすいという欠点があった。 ) Has a drawback that the prone.これは、ゲ−ト電極の実長よりも実効チャンネル長がかなり短いことによる。 This gate - effective channel length than the actual length of the gate electrode is due to the rather short.

【００１２】以上の欠点により従来の“埋込みチャンネル型MOSトランジスタ−”は、そのゲ−ト電極の実長を短くし、素子の微細化を行うことを妨げていた。 [0012] The above conventional by drawbacks "buried channel type MOS transistor -", the gate - the actual length of the gate electrode short and have prevented to carry out miniaturization of the element.本発明は、このような従来の“埋込みチャンネル型MOSトランジスタ−”の有する欠点を解消することを技術的課題とするものであり、その目的は、実効チャンネル長を長くし、従来問題となっていた短チャンネル効果が生じにくくし、“埋込みチャンネル型MOSトランジスタ−”の更なる微細化を可能とする半導体装置の構造及び製造方法を提供することにある。 The present invention, such conventional "buried channel type MOS transistor -" is intended to be a technical problem to eliminate the drawbacks possessed by, its object is the effective channel length is long, making it the conventional problem and the short channel effect hardly occurs, "buried channel type MOS transistor -" to provide a structure and a manufacturing method of a semiconductor device capable of further miniaturization of.

【００１３】 [0013]

【課題を解決するための手段】本発明にかかる半導体装置の製造方法は、上記目的を達成するため、 埋め込みチ The method of manufacturing a semiconductor device according to the present invention SUMMARY OF] In order to achieve the above object, the embedded switchャンネル型ＭＯＳトランジスタ−を構成する半導体装置Yan'neru type MOS transistor - a semiconductor device constituting theの製造方法において、 (1) 一導電型を有する半導体基板上に、フィ−ルド領域となるべき厚い酸化膜領域と活性領域となるべき領域とを形成し、活性領域上にゲ−ト酸化膜を形成する工程と、 (2) 閾値電圧を制御するために基板と逆導電型の不純物イオン注入し、ゲ−ト酸化膜の直下に基板と逆導電型の第１のイオン注入層を形成する工程と、 (3) ゲ−ト酸化膜上部の所定領域に、ゲ−ト電極となるべき基板と同じ導電型の多結晶シリコン層又は高融点金属とシリコンの化合物層を形成する工程と、 (4) 該基板と同じ導電型の不純物を、ゲ−ト電極をマスクとしてソ−ス、ドレインとなる部分に自己接合的にイオン注入し、第２のイオン注入層を形成する工程と、 (5) 該基板と逆導電型の不純物を、ゲ−ト電極又はゲ−In the method of manufacturing, on a semiconductor substrate having (1) one conductivity type, Fi - forming a region that becomes the thick oxide film region and the active region to be a field region, a gate on the active region - gate oxide film forming a, (2) the threshold voltage impurity ion implantation of the substrate and the opposite conductivity type to control, gate - to form a first ion implantation layer of the substrate and the opposite conductivity type directly under the gate oxide film a step, (3) gate - DOO in a predetermined region of oxide film top gate - a step of forming a gate electrode and polycrystalline silicon layer of the same conductivity type as the substrate should be or refractory metal compound layer of silicon, ( 4) of the same conductivity type impurity with the substrate, gate - source and gate electrode as a mask - scan, self bonding to ion-implanted into the drain portion serving, and forming a second ion implantation layer, (5 ) the substrate and opposite conductivity type impurities, gate - gate electrode or gate -ト電極とその側面に形成した酸化膜をマスクとしてソ− Seo the oxide film formed gate electrode and its side surface as a mask -スドレインとなる部分に自己接合的にイオン注入する工程と、 (6) 熱処理を施し、イオン注入した不純物を活性化させる工程と、を含んでいる。 Subjecting a step of self-bonded ion-implanted into the portion to be Sudorein, heat treatment (6) includes a step of activating the implanted impurity ions, the.

【００１４】また、本発明にかかる半導体装置は、一導電型の半導体基板上にゲ−ト絶縁膜を介してゲ−ト電極を設け、このゲ−ト電極の両側部には絶縁膜から成るサイドウォ−ルが形成され、このサイドウォ−ルの下方近傍から外側にかけての前記半導体基板表面に一対のソ− Further, the semiconductor device according to the present invention, one conductivity type semiconductor substrate on the gate - via a gate insulating film gate - a gate electrode is provided, the gate - made of an insulating film on both sides of the gate electrode Saidowo - Le is formed, the Saidowo - le of the pair from the lower vicinity of the surface of the semiconductor substrate toward an outer source -ス領域とドレイン領域を形成して埋め込みチャンネル型 Channel-type buried to form a source region and a drain regionMOSトランジスタ−を構成する半導体装置において、 In the semiconductor device constituting a, - MOS transistor“ゲ−ト電極端直下の半導体基板表面に、ゲ−ト電極中心部直下の半導体基板表面の濃度よりも薄い不純物拡散層を有する”構造のものである。 "Gate - the surface of the semiconductor substrate immediately below DOO electrode end, gate - a thin impurity diffusion layers than a concentration of the semiconductor substrate surface directly under gate electrode center" is of the structure.

【００１５】 [0015]

【実施例】（第１の実施例）図１は、第１の実施例を示す工程Ａ〜Ｅよりなる工程順縦断面図である。 EXAMPLES (First Embodiment) FIG. 1 is a process sequence longitudinal sectional view made the step A~E showing the first embodiment.このうち図１工程Ｅは、本発明の製造方法を適用したときの第１ These, FIG 1 step E is first when applying the production method of the present inventionの実施例における最終製品の縦断面図である。 It is a longitudinal sectional view of the final products in the examples.この半導体装置は、図１工程Ｅに示すように、ゲ−ト電極端下のＮ型シリコン基板１の表面に、４で示すＰ型不純物拡散層よりも薄いＰ型又はＮ型の拡散層１５を備えている構造からなる。 The semiconductor device, as shown in FIG. 1 step E, gate - the N-type silicon substrate 1 of the surface under the preparative electrode end, a thin P-type or N-type than P-type impurity diffusion layer shown in fourth diffusion layer 15 consisting of a structure that has a.

【００１６】この半導体装置の製造法について説明すると、まず図１工程Ａに示すように、Ｎ型シリコン基板１ [0016] To describe the process for producing a semiconductor device, first, as shown in FIG. 1 Step A, N-type silicon substrate 1の上にフィ−ルド領域となるべきフィ−ルド酸化膜２と活性領域とを形成し、活性領域上にゲ−ト酸化膜３を形成する。 Fi on the - Fi to be the field area - to form a field oxide film 2 and the active region, a gate on the active region - to form a gate oxide film 3.次に、所望の閾値電圧を得るために、Ｐ型不純物をＮ型シリコン基板１中に低エネルギ−でイオン注入する。 Next, in order to obtain a desired threshold voltage, low energy P-type impurities into the N-type silicon substrate 1 - with ion implantation.例えばボロンを10〜30keVのエネルギ−で10 11 〜1 For example energy 10~30keV boron - 10 11-10 13個／ｃｍ 2程度である。 0, which is the 13 / cm 2 about.これにより低濃度のＰ型不純物拡散層４を形成する。 Thereby forming a P-type impurity diffusion layer 4 of low density.

【００１７】続いて図１工程Ｂに示すように、ゲート酸化膜３の上部に所定のパターニングによりＮ型多結晶シリコンから成るゲート電極５を形成する。 [0017] Then, as shown in FIG. 1 step B, to form a gate electrode 5 made of N-type polycrystalline silicon by predetermined patterning on the gate oxide film 3.次に、Ｎ型シリコン基板１と同じ導電型の不純物を、ゲート電極５をマスクとしてこの基板１に低エネルギーでイオン注入する。 Then, the same conductivity type impurity as N-type silicon substrate 1 is ion-implanted at a low energy into the substrate 1 using the gate electrode 5 as a mask.例えばリンを１０〜３０ｋｅＶで１０ １２ 〜１０ For example, phosphorous in 10 to 30 keV 10 12 to 10１４個／ｃｍ ２程度である。 It is a 14 / cm 2 about.これによりＮ型の不純物拡散層１３を形成する。 Thereby forming the impurity diffusion layer 13 of N-type.その後、酸化膜を全面に例えば１ Then, for example, the oxide film on the entire surface 1５００〜２０００オングストロームほど成長させた後、 After about 500 to 2,000 angstroms was grown,異方性エッチングを行ってこの酸化膜を除去し、ゲートの側壁に酸化膜（側壁酸化膜８）を形成する。 Performing anisotropic etching to remove the oxide film to form an oxide film (sidewall oxide film 8) on the sidewalls of the gate.

【００１８】次に、図１工程Ｃに示すように、Ｎ型シリコン基板１と逆導電型であるＰ型不純物を、ゲ−ト電極５と側壁酸化膜８をマスクとしてこの基板１に対して斜めからイオン注入する。 Next, as shown in FIG. 1 process C, and P-type impurity is an N-type silicon substrate 1 and the opposite conductivity type, a gate - a gate electrode 5 and the side wall oxide film 8 with respect to the substrate 1 as a mask ion implantation from an oblique.例えばボロンを45度程度の角度、30〜60keV程度のエネルギ−、10 13 〜10 14個／ｃｍ 2 For example an angle of about 45 degrees boron, energy of about 30~60keV -, 10 13 ~10 14 atoms / cm 2程度の注入量である。 Is an injection amount of degree.これによりＮ型不純物拡散層１３ Thereby the N-type impurity diffusion layer 13よりも深いＰ型の不純物拡散層１４を形成する。 Forming an impurity diffusion layer 14 of the deep P type than.このとき側壁酸化膜８の直下におけるイオン注入されたＰ型不純物の濃度は、基板１の表面よりも少し深いところで最も濃くなる。 The concentration of P-type impurity is ion-implanted just under the this time sidewall oxide films 8, most thicken at slightly deeper than the surface of the substrate 1.

【００２０】続いて熱処理を行い、注入されたすべての不純物を活性化させる。 [0020] Then, heat treatment is performed, the implanted all the impurities are activated.その後、図１工程Ｅ（第１の実施例の最終工程断面図）に示すように、通常の方法に従って層間の絶縁膜１０の形成、コンタクトホ−ル１１の開孔、金属配線１２の形成を行う。 Thereafter, as shown in FIG. 1 step E (final step cross-sectional view of a first embodiment), formation of the interlayer insulating film 10 in a conventional manner, the contact hole - opening Le 11, the formation of the metal wiring 12 do.

【００２１】この第１の実施例による構造のＰチャンネルMOSトランジスタ−では、そのＮ型不純物拡散層１３ [0021] P-channel MOS transistor having the structure according to the first embodiment - With its N-type impurity diffusion layer 13は、Ｐ型の拡散層１４やＰ型不純物拡散層９との重なりのため、あるいは熱処理による不純物拡散のため、最終的にＰ型拡散層に変わる。 Because of the overlap between the diffusion layer 14 and P-type impurity diffusion layer 9 of the P-type, or for the impurity diffusion by heat treatment, and finally changed to P-type diffusion layer.但し、ソ−ス、ドレイン拡散層のチャンネル領域との境界部分である１５で示す箇所の不純物濃度は、Ｎ型拡散層１３を形成しない場合に比べ低下し、Ｐ型拡散層４よりも濃度の薄いＰ型又はＮ型の拡散層となる。 However, source - scan, the impurity concentration of the portion indicated by 15 which is a boundary portion between the channel region on the drain diffusion layer, reduced compared with the case of not forming the N-type diffusion layer 13, the concentration than the P-type diffusion layer 4 a thin P-type or N-type diffusion layer.

【００２２】そのため上記境界点は、従来よりもよりソ−ス、ドレイン側に近ずくので表面パンチスル−は起こりにくくなる。 [0022] Therefore the boundary point is more than the conventional source - scan, the drain side so near Nuisance surface Panchisuru - is less likely to occur.このことは、実効チャンネル長が長くなることを表わすものである。 This is intended to represent that the effective channel length increases.

【００２３】また、ソ−ス、ドレイン拡散層とチャンネル領域との境界部分である１５で示す箇所は、この部分での電界緩和を生じさせるので、従来問題であったホットエレクトロンの発生が抑えられる。 Further, source - scan, portions indicated by 15 which is a boundary portion between the drain diffusion layer and the channel region, so generates an electric field relaxation in this portion, the occurrence of a conventional problem occurring hot electrons is suppressed .即ち、ホットエレクトロンによるMOSトランジスタ−の劣化が抑えられ、 In other words, MOS transistor due to the hot electron - deterioration is suppressed of,高い信頼性が実現できる。 High reliability can be realized.また、Ｎ型拡散層１３の形成のためのイオン注入の投影飛程（Projection Range：本明細書では“Ｒｐ”と略称する。）は、Ｐ型拡散層１４ Further, as the ion implantation projected range of for forming the N-type diffusion layer 13 (Projection Range:. In the present specification referred to as "Rp") is, P-type diffusion layer 14の形成のためのイオン注入のＲｐよりも小さい必要がある。 It must be small than Rp of ion implantation for the formation.特にＮ型拡散層１３の基板１表面からの深さと、チャンネル部分のＰ型拡散層４の基板１表面からの深さとが同程度のときに表面パンチスル−を抑え、かつホットエレクトロンの発生を最小限に抑える効果が高い。 Especially the depth from the surface of substrate 1 of the N-type diffusion layer 13, the surface when the depth from the P-type substrate 1 surface of the diffusion layer 4 of the channel portion of the same degree Panchisuru - Minimum suppressed, and the generation of hot electrons the effect of suppressing the limit is high.

【００２４】図５は、第１の実施例のPMOSトランジスタ−について、シリコン基板内の深さ（μｍ）方向の「正味の不純物濃度（個／ｃｍ 3 ）」を計算したものである。 [0024] Figure 5, PMOS transistors of the first embodiment - on, is obtained by calculating the "net impurity concentration (number / cm 3)" depth ([mu] m) direction of the silicon substrate.この図５からも理解できるとおり、シリコン基板表面では、チャンネル部(ａ)よりゲ−ト電極端(ｂ)のほうが濃度が薄くなっている。 The As is understood from FIG. 5, the silicon substrate surface, the channel part from (a) gate - better gate electrode end of (b) is thinner concentration.

【００２５】この計算に用いた条件では、ゲ−ト端直下のシリコン基板表面は非常に薄い濃度のＰ型拡散層であるが、条件によっては非常に薄いＮ型となる。 [0025] In the conditions used in this calculation, gate - the silicon substrate surface immediately below DOO end is a P-type diffusion layer of very low concentration, a very thin N-type depending on the conditions.いずれにしろ、本発明は、ゲ−ト電極中央部下よりも端部下のシリコン基板表面の不純物濃度が薄いことが特徴である。 In any event, the present invention is gate - is characterized impurity concentration of the silicon substrate surface under the end than gate electrode under the center thin.

【００２６】（第２の実施例）図２は、第２の実施例を示す工程Ａ〜Ｄよりなる工程順縦断面図である。 [0026] (Second Embodiment) FIG 2 are sequential vertical cross-sectional view comprising the step A~D showing a second embodiment.このうち図２工程Ｄは第２の実施例における最終製品の縦断面図である。 These, FIG 2 step D is a longitudinal sectional view of the final product in the second embodiment.この場合もゲ−ト電極端付近のＮ型シリコン基板１表面に４で示すＰ型拡散層よりも薄いＰ型又はＮ Again gate - thinner than the P-type diffusion layer indicated by 4 in N-type silicon substrate 1 surface near the preparative electrode end P-type or N型の拡散層１７を備えている構造からなる。 Consisting structure and a type of the diffusion layer 17.

【００２８】続いて、図２工程Ｃに示すように、第１の実施例と同様にしてゲ−ト電極５の側壁に酸化膜（側壁酸化膜８）を形成する。 [0028] Subsequently, as shown in FIG. 2 step C, and in the same manner as in the first embodiment gate - forming an oxide film on the side wall of the gate electrode 5 (the side wall oxide film 8).その後再びＰ型の不純物を、ゲ−ト電極５及び側壁酸化膜８をマスクとして基板１に対して垂直か又はそれに近い角度で高濃度のイオン注入を行う。 Then again P-type impurities, gate - perform high density ion implantation at an angle close to or perpendicular to the substrate 1 a gate electrode 5 and the sidewall oxide films 8 as a mask.例えば２フッ化ボロン(BF 2 )を40〜70keV程のエネルギ−、10 15 〜10 16個／ｃｍ 2程の注入量である。 For example 2 energy of the boron fluoride (BF 2) as 40~70keV -, a 1015 of 16 / cm 2 degree injection amount.これによりＰ型不純物拡散層９を形成する。 Thereby forming a P-type impurity diffusion layer 9.

【００２９】次に熱処理を行い、注入された全ての不純物を活性化させる。 The next step is to heat treatment, all the impurities implanted to activate.その後は、図２工程Ｄに示すように、通常の方法に従って層間絶縁膜１０の形成、コンタクトホ−ル１１の開孔、金属配線１２の形成を行う。 Thereafter, as shown in FIG. 2 step D, forming an interlayer insulating film 10 in a conventional manner, the contact hole - opening Le 11, the formation of the metal wiring 12 performed.

【００３０】図２工程Ｄは、第２の実施例の最終工程断面図であって、この場合も側面酸化膜８直下の基板表面における拡散層１７は、４で示すＰ型拡散層よりも薄いＰ型又はＮ型となっている。 [0030] Figure 2 Step D, a final cross-sectional views of a second embodiment, the diffusion layer 17 on the substrate surface immediately below the side surface oxide film 8 is also in this case, thinner than the P-type diffusion layer indicated by 4 and it has a P-type or N-type.このため、表面パンチスル−が起こりにくくなる。 For this reason, surface Panchisuru - is less likely to occur.即ち、実効チャンネル長が長くなるので、ゲ−ト電極実長を短くすることができる。 That is, the effective channel length is increased, gate - it is possible to shorten the gate electrode actual length.

【００３１】（第３の実施例）図３は、第３の実施例を示す工程Ａ〜Ｃよりなる工程順縦断面図である。 [0031] (Third Embodiment) FIG 3 are sequential vertical cross-sectional view comprising the step A~C showing a third embodiment.このうち図３工程Ｃは第３の実施例における最終製品の縦断面図である。 These, FIG 3 Step C is a longitudinal sectional view of the final product in the third embodiment.この場合もゲ−ト電極端下のシリコン基板の表面に４で示すＰ型拡散層よりも薄いＰ型又はＮ型の拡散層１９を備えている構造からなる。 Again gate - made from a structure provided with a thin P-type or N-type than P-type diffusion layer indicated by 4 in the silicon substrate surface under preparative electrode end diffusion layer 19.

【００３２】この半導体装置の製造法について説明すると、まず、第１及び第２の実施例と同様、Ｐ型不純物拡散層４の形成、ゲ−ト電極５の形成、Ｎ型不純物拡散層１３の形成を行い、次に、第１及び第２の実施例と同様な方法でゲ−ト電極５の両壁に酸化膜の側壁（側面酸化膜８）を形成する（図３工程Ａ）。 [0032] To describe the process for producing a semiconductor device, first, similarly to the first and second embodiments, the formation of P-type impurity diffusion layer 4, a gate - formation of gate electrode 5, the N-type impurity diffusion layer 13 perform formation, then the first and second embodiments and similar way gate - to form sidewall oxide films on both walls of the gate electrode 5 (the side surface oxide film 8) (Fig. 3 step a).

【００３３】続いてＰ型の不純物を、ゲ−ト電極５及び側面酸化膜８をマスクとして基板１に対して垂直か又は角度を付けて高濃度に注入し、Ｐ型不純物拡散層１８を形成する（図３工程Ｂ）。 [0033] Then the P-type impurities, gate - and injected at a high concentration with a vertical or angular with respect to the substrate 1 a gate electrode 5 and side oxide film 8 as a mask, forming a P-type impurity diffusion layer 18 to (Figure 3 step B).

【００３４】次に、熱処理を行い、注入された不純物を活性化させる。 Next, a heat treatment is performed to activate the implanted impurities.例えば２フッ化ボロン(BF 2 )を角度30〜4 For example boron difluoride the (BF 2) angle 30-45度、40〜80keV程のエネルギ−、10 15 〜10 16個／ｃｍ 2 5 degrees, energy of about 40~80keV -, 10 15 ~10 16 atoms / cm 2程の注入量、850℃で30分程の熱処理である。 Extent of injection volume, a heat treatment of about 30 minutes at 850 ° C..その後は、第１及び第２の実施例のように層間の絶縁膜１０の形成、コンタクトホ−ル１１の開孔、金属配線１２の形成を行う（図３工程Ｃ）。 Thereafter, formation of the insulating film 10 between the layers as in the first and second embodiments, the contact hole - opening Le 11, the formation of the metal wiring 12 performed (FIG. 3 Step C).

【００３５】図３工程Ｃは、第３の実施例の最終工程順断面図であって、この場合も最終的にソ−ス、ドレイン拡散層とチャンネル領域との境界部分である１９で示す箇所の不純物濃度は、Ｎ型拡散層１３を形成しない場合に比べ低下し、境界点はよりソ−ス、ドレイン側に近ずくので、表面パンチスル−が起こりにくくなる。 [0035] Figure 3 Step C, a final step sequence sectional view of a third embodiment, again ultimately source - portions indicated by 19 which is a boundary portion between the scan, the drain diffusion layer and the channel region the impurity concentration of the reduced compared with the case of not forming the N-type diffusion layer 13, the boundary points are more source - scan, since the near Nuisance the drain side, the surface Panchisuru - is less likely to occur.

【００３６】図６は、ドレインに一定電圧を印加し、ソ−ス、ゲ−ト電極、基板を接地した場合に表面パンチスル−を起こさずに達成できるゲ−ト電極５の最小の実長と、Ｎ型拡散層１３を形成するために注入したリンの注入量との関係を示す実験デ−タである。 [0036] Figure 6, a constant voltage is applied to the drain, source - scan, gate - gate can be achieved without causing - - gate electrode, the surface Panchisuru when grounded substrate minimum actual length of gate electrode 5 and experiments de showing the relationship between the injection amount of phosphorus injected in order to form the N-type diffusion layer 13 - a motor.この図６から理解できるように、リンを注入することで表面パンチスル−は生じにくくなるため、達成できる最小のゲ−ト電極の実長を短くできる。 The As can be understood from FIG. 6, the surface by implanting phosphorus Panchisuru - Because hardly occurs, the smallest gate, which can be achieved - a shorter actual length of the gate electrode.

【００３７】以上第１〜第３の実施例で示したように、 [0037] As shown in the first to third embodiments above,本発明の製造方法による特徴は、ゲ−ト電極５を形成した後に、このゲ−ト電極５をマスクとしてソ−ス及びドレイン領域に自己整合的に基板と同じ導電型の浅い不純物拡散層を形成することにある。 Characterized by the manufacturing method of the present invention, gate - after the formation of the gate electrode 5, the gate - a shallow impurity diffusion layers of the scan and the same conductivity type as a self-aligned manner the substrate to the drain region - source the gate electrode 5 as a mask formation is to.これにより「実効ゲ− This "effective gate -ト長の縮少（素子の微細化）」、「短チャンネル効果の抑制」の効果が生じ、具体的には、Ｐチャンネルトランジスタ−のゲ−ト長を0.26μｍ程度まで細くしてもパンチスル−が起きない。 Condensation DOO length small (miniaturization of devices) ", occurs the effect of" suppression of the short channel effect ", specifically, P-channel transistor - the gate - also thinner bets length up to about 0.26μm Panchisuru - It does not occur.

【００３８】なお、第１〜第３の実施例においては、 It should be noted, in the first to third embodiment,「埋込みチャンネル型のＰチャンネルMOSトランジスタ−」を例にとり説明したが、「埋込みチャンネル型のＮ "Buried channel type of the P-channel MOS transistor -," but was taken described as an example, "of the buried channel type NチャンネルMOSトランジスタ−」の場合にも本発明は適用される。 Channel MOS transistor - in the case of the "present invention is applied.その場合は、各実施例においてＰとＮを入れかえればよい。 In that case, it interchanged P and N in each example.また、各実施例では、ゲ−ト電極５は基板１と同型の多結晶シリコンゲ−トを用いているが、高融点金属とシリコンの化合物であるシリサイド（例えばタングステンシリサイド：WSi）を用いることもできる。 In each embodiment, gate - gate electrode 5 is polycrystalline Shirikonge substrate 1 and the same type - are used bets, which is a compound of a refractory metal and silicon silicide (e.g. tungsten silicide: WSi) may be used it can.

【００３９】 [0039]

【発明の効果】以上説明したように本発明は、 埋め込み As described above, according to the present invention is embeddedチャンネル型ＭＯＳトランジスタ−を構成する半導体装Channel type MOS transistor - semiconductor instrumentation constituting the置において、ゲ−ト電極をマスクとしてソ−ス及びドレイン部に自己整合的に基板と同型の不純物をイオン注入して浅い不純物拡散層を形成し、その後基板と逆導電型の不純物でソ−ス及びドレイン拡散層を形成しているので、ソ−ス及びドレイン拡散層のチャンネルとの境界部分の不純物濃度は、従来技術で製造した場合よりも薄くなり、実効チャンネル長が長くなる。In location, gate - source and gate electrode as a mask - scan and drain portions impurities self-aligned manner with the substrate isomorphic form a shallow impurity diffusion layer by ion implantation into, then the substrate and the opposite conductivity type impurity in the source of - since forming the scan and drain diffusion layer, source - the impurity concentration at the boundary between the channel of the scan and the drain diffusion layer is made thinner than that produced in the prior art, the effective channel length is increased.

【００４０】そのため、従来問題となっていた短チャンネル効果が生じにくくなり、MOSトランジスタ−の更なる微細化が可能になるという効果を有する。 [0040] Therefore, hardly short channel effect has conventionally been a problem occurs, MOS transistors - an effect that it is possible to further miniaturization of.更に、ソ− In addition, the Soviet Union -ス及びドレイン拡散層のチャンネルとの境界部分の不純物濃度の低下は、電界の緩和をもたらすので、従来問題となっていたホットエレクトロンによるMOSトランジスタ−の劣化が抑えられ、高信頼性のMOSトランジスタ− Reduction of the impurity concentration in the boundary portion between the channels of the scan and the drain diffusion layer, so resulting in relaxation of the electric field, the MOS transistor due to hot electrons has conventionally been a problem - the deterioration is suppressed, the reliability of the MOS transistor -の製造が可能になるという効果を有する。 It has the effect that it is possible to manufacture.

Claims (7)

Translated from Japanese

(57)【特許請求の範囲】 (57) [the claims]

【請求項１】 埋め込みチャンネル型ＭＯＳトランジス [Claim 1] buried channel type MOS transistorタ−を構成する半導体装置の製造方法において、 (1) 一導電型を有する半導体基板上にフィ−ルド領域となるべき厚い酸化膜領域と活性領域となるべき領域を形成し、該活性領域上にゲ−ト絶縁膜を形成する工程、 (2) 前記半導体基板に該基板と逆導電型の第１の不純物を注入し、第１の不純物注入層を形成する工程、 (3) 前記ゲ−ト絶縁膜の上部の所定領域に、ゲ−ト電極となるべき前記半導体基板と同じ導電型を持つ多結晶シリコン層を形成する工程、 (4) 前記半導体基板と同じ導電型の第２の不純物を、前記ゲ−ト電極をマスクとして自己整合的にソ−ス及びドレインとなるべき領域の前記半導体基板にイオン注入し、第２のイオン注入層を形成する工程、 (5) 前記半導体基板と逆導電型の第３の不純物を、前記ゲ−ト電極をマスクとしてData - In the method for manufacturing a semiconductor device constituting the (1) Fi on a semiconductor substrate having one conductivity type - to form a region that becomes the thick oxide film region and the active region to be a field region, the active region on the gate - forming a gate insulating film, (2) the semiconductor substrate a first impurity of the substrate and the opposite conductivity type is injected into to form a first impurity-implanted layer, (3) the gate - on top of a predetermined area of ​​the gate insulating film, gate - to form a polycrystalline silicon layer having the same conductivity type as the semiconductor substrate to be a gate electrode process, (4) a second impurity of the same conductivity type as said semiconductor substrate , said gate - a self-aligning manner source the gate electrode as a mask - ion-implanted into the semiconductor substrate of the region that becomes the scan and a drain forming a second ion-implanted layer, and (5) the semiconductor substrate a third impurity of the opposite conductivity type, the gate - a gate electrode as a mask前記半導体基板中にイオン注入して第３のイオン注入層を形成する工程、 (6) 熱処理を施し、前記イオン注入された不純物を活性化させ、ソ−ス及びドレインを形成する工程、 を含むことを特徴とする半導体装置の製造方法。 Forming a third ion implantation layer by implanting into said semiconductor substrate, subjected to (6) heat treatment, the to activate the implanted impurity ions, source - including forming a scan and drain, the the method of manufacturing a semiconductor device, characterized in that.

【請求項２】 埋め込みチャンネル型ＭＯＳトランジス 2. A buried channel type MOS transistorタ−を構成する半導体装置の製造方法において、 (1) 一導電型を有する半導体基板上にフィ−ルド領域となるべき厚い酸化膜領域と活性領域となるべき領域を形成し、該活性領域上にゲ−ト絶縁膜を形成する工程、 (2) 前記半導体基板に該基板と逆導電型の第１の不純物を注入し、第１の不純物注入層を形成する工程、 (3) 前記ゲ−ト絶縁膜の上部の所定領域に、ゲ−ト電極となるべき前記半導体基板と同じ導電型を持つ多結晶シリコン層を形成する工程、 (4) 前記半導体基板と同じ導電型の第２の不純物を、前記ゲ−ト電極をマスクとして自己整合的にソ−ス及びドレインとなるべき領域の前記半導体基板にイオン注入し、第２のイオン注入層を形成する工程、 (5) 前記第２のイオン注入層を形成させた後、前記半導体装置基板上に絶縁膜を成Data - In the method for manufacturing a semiconductor device constituting the (1) Fi on a semiconductor substrate having one conductivity type - to form a region that becomes the thick oxide film region and the active region to be a field region, the active region on the gate - forming a gate insulating film, (2) the semiconductor substrate a first impurity of the substrate and the opposite conductivity type is injected into to form a first impurity-implanted layer, (3) the gate - on top of a predetermined area of ​​the gate insulating film, gate - to form a polycrystalline silicon layer having the same conductivity type as the semiconductor substrate to be a gate electrode process, (4) a second impurity of the same conductivity type as said semiconductor substrate , said gate - gate electrode in a self-aligning manner source as a mask - ion implantation into the semiconductor substrate of the region that becomes the scan and a drain forming a second ion implantation layer, (5) the second after forming the ion implantation layer, forming an insulating film on the semiconductor device substrate長させる工程、 (6) 前記絶縁膜を除去し、前記ゲ−ト電極の側面にサイドウォ−ルを形成する工程、 (7) 前記半導体装置基板と逆導電型の第３の不純物を、 Forming a le, (7) a third impurity of the semiconductor device substrate and the opposite conductivity type, - step to length, (6) the insulating film is removed, the gate - Saidowo the side surface of the gate electrode前記ゲ−ト電極及びサイドウォ−ルをマスクとして自己整合的にソ−ス及びドレインとなるべき領域の前記半導体基板にイオン注入し、第３のイオン注入層を形成する工程、 (8) 熱処理を施し、前記イオン注入された不純物を活性化させ、ソ−ス及びドレインを形成する工程、 を含むことを特徴とする半導体装置の製造方法。 The gate - gate electrode and Saidowo - Le self-aligning manner source as a mask - ion implantation into the semiconductor substrate of the region that becomes the scan and a drain, forming a third ion implantation layer, (8) Heat treatment subjecting the ion-implanted impurity is activated, source - a method of manufacturing a semiconductor device which comprises forming a scan and drain, a.

【請求項３】 前記第２の不純物のイオン注入の投影飛程（Ｒｐ）が、前記第３の不純物のイオン注入のＲｐよりも小さいことを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。 Wherein the projection range of the ion implantation of the second impurity (Rp) is, according to claim 1 or claim 2 semiconductor wherein said smaller than the third ion implantation of impurities Rp manufacturing method of the device.

【請求項４】 前記第３の不純物のイオン注入が、前記半導体基板に対して斜めから行うことを特徴とする請求項２記載の半導体装置の製造方法。 Wherein said third impurity ion implantation method for forming a semiconductor device according to claim 2, characterized in that from obliquely to the semiconductor substrate.

【請求項５】 前記ゲート電極が高融点金属とシリコンの化合物であるシリサイドにより形成されていることを特徴とする請求項１又は請求項２記載の半導体装置の製造方法。 5. The method of manufacturing the semiconductor device of that claim 1 or claim 2, wherein the gate electrode is formed by silicide which is a compound of a refractory metal and silicon.

【請求項６】 前記基板上に成長させた絶縁膜を除去する工程が、異方性エッチングを用いることを特徴とする請求項２記載の半導体装置の製造方法。 6. A process for removing the insulating film grown on the substrate, a manufacturing method of a semiconductor device according to claim 2, wherein the use of anisotropic etching.

【請求項７】 一導電型の半導体基板上にゲート絶縁膜を介してゲート電極を設け、このゲート電極の両側部には絶縁膜から成るサイドウォールが形成され、このサイドウォールの下方近傍から外側にかけての前記半導体基板表面に一対のソース領域とドレイン領域を形成して埋め込みチャンネル型ＭＯＳトランジスターを構成する半導体装置において、ゲート電極端直下の半導体基板表面にゲート電極中心部直下の半導体基板表面の濃度よりも薄い不純物拡散層を有することを特徴とする半導体装置。 7. The gate electrode is provided via a gate insulating film on the first conductivity type semiconductor substrate, the both sides of the gate electrode is formed sidewall made of an insulating film, outwardly from the lower vicinity of the side wall the concentration of the semiconductor substrate in a semiconductor device constituting a channel type MOS transistor buried to form a pair of source and drain regions in the surface, the surface of the semiconductor substrate immediately below the gate electrode center on the surface of the semiconductor substrate directly under the gate electrode end of toward wherein a has a thin impurity diffusion layer than.