H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information

H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binay samples, e.g. add/subtract logic for correction of receiver clock

H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal

H04L7/044—Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit

Abstract

PURPOSE:To check the pulse and to decide the code in a remote control reception signal by hardware processing. CONSTITUTION:The pulse width of the remote control reception signal is detected by a timer 12, and pulse abnormality is transmitted to a CPU 13 when the pulse width does not coincide with the value set by a comparison register 21. When the pulse width detected by the timer 12 is larger than the value of a comparison register 31, smaller than the value of a comparison register 32, larger than the value of a comparison register 41, and smaller than the value of a comparison registrer 42, these states are detected by magnitude comparators 33, 34, 43, and 44 respectively, and whether the code is '0' or '1' is decided.

Description

Translated from Japanese

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【０００１】 [0001]

【産業上の利用分野】本発明は、リモコン信号に関し、 The present invention relates to relates to a remote control signal,特にリモコン受信信号の検出機能を有するマイクロコンピュータに関する。 Particularly it relates to a microcomputer having a function of detecting a remote control receiving signals.

【０００２】 [0002]

【従来の技術】リモコンから送信される信号には、リーダ・コード，データ・コード，カスタム・コード等があるが、これらの信号は、通常リモコン受信プリアンプＩ BACKGROUND OF THE INVENTION signal transmitted from the remote control, the reader code, data code, there are such custom code, these signals are typically a remote control receiving preamplifier IＣを介してマイクロコンピュータに取入れられる。 Incorporated into the microcomputer through the C.マイクロコンピュータでは、データ・コード，カスタム・コードの０，１の判定およびリーダ・コードの検出、各コードのパルス幅が正常か異常かをチェックするパルスチェックを全てソフトウェア処理によって行っている。 The microcomputer, data code, the determination and detection of leader code 0,1 custom code, the pulse width of each code is performed by all the software processes the pulse check to check normal or abnormal.

【０００３】従来のリモコン受信回路を図面を参照して説明する。 [0003] described with the conventional remote control receiver circuit with reference to the drawings.

【０００４】図４は従来の一例を示す回路図である。 [0004] FIG. 4 is a circuit diagram showing a conventional example.マイクロコンピュータ１００，リモコン受信信号Ｉ，ノイズ除去回路５０，エッジ検出回路５１，タイマ５２，Ｃ Microcomputer 100, a remote control receiving signal I, the noise removing circuit 50, an edge detecting circuit 51, a timer 52, CＰＵ５３，ノイズ除去信号５４，エッジ検出信号５５， PU53, the noise cancellation signal 54, the edge detection signal 55,ＣＰＵからの制御信号５６により構成される。 It constituted by a control signal 56 from the CPU.リモコン受信信号Ｉは、ノイズ除去回路５２によってノイズを除去した後、エッジ検出回路５１に入力される。 Remote control receiver signal I, after removal of the noise by the noise removing circuit 52, is input to the edge detection circuit 51.エッジ検出回路５１は、エッジを検出するたびにエッジ検出信号５５を出力してＣＰＵ５３に割り込みをかける。 Edge detection circuit 51 interrupts the CPU53 outputs the edge detection signal 55 each time it detects an edge.ここでまずリーダ・コードを検出する場合、エッジ検出回路５ When you first detecting leader code wherein the edge detection circuit 5１が立ち下がりエッジを検出してＣＰＵ５３に割り込みをかけると、ソフトウェア処理によってタイマ５２に値を設定しタイマスタートさせる。 When 1 interrupt the detection to CPU53 a falling edge, thereby timer start and set the value in the timer 52 by a software process.タイマ５２が設定値までのカウントを繰り返すたびに、ノイズ除去信号５４のレベルをＣＰＵ５３が読み取る。 Each time the timer 52 is repeatedly counts up to the set value, the level of the noise cancellation signal 54. CPU53 reads.そして、もし続けて４ Then, 4 to continue if回以上ロウレベルだった場合はリーダ・コードと認識するが、そうでない場合は異常パルスとみなして異常パルス処理を行う。 Recognized by the case was a low level with the reader code more times, otherwise perform the abnormal pulse processing is regarded as abnormal pulse.ここでリーダ・コードと認識されると、 Now it is recognized as the leader code,タイマ５２に新たな値を設定してタイマスタートさせる。 To timer start by setting a new value to the timer 52.タイマ５２が設定値までカウントする期間内に、エッジ検出回路５１が立ち上がりエッジを検出したらリーダ・コード検出は終了するが、もし立ち上がりエッジが検出されなかった場合は異常パルスとみなして異常パルス処理を行う。 Within the time timer 52 counts up to the set value, but the leader code detected when detecting an edge edge detection circuit 51 rises ends, if when the rising edge is not detected abnormal pulse processing is regarded as abnormal pulse do.このように、リーダ・コード検出及びパルスチェックを行う場合、ＣＰＵ５３がノイズ除去信号５４のレベルを常にチェックし、パルス幅が正常か異常かを全てソフトウェア処理によって判断している。 Thus, when performing leader code detection and pulse checks, CPU 53 is constantly checking the level of the noise cancellation signal 54, the pulse width is determined by all the software processes normal or abnormal.また、タイマ５２への値の設定及び動作制御もソフトウェア処理によって行っている。 The setting and operation control value for the timer 52 is also performed by software processing.次に、リーダ・コード検出後はデータ・コード，カスタム・コードの０，１の判定を行う。 Then, after detection leader code performs data code, the 0,1 judgment of custom code.データ・コード，カウンタ・コードの０，１の判定は、エッジ検出回路５１がエッジを検出するたびにＣＰＵ５３に割り込みをかけ、この割り込みによってソフトウェアを起動し、タイマ５２の値を読み取る。 Data code, the determination of the 0 and 1 of the counter code, each time the edge detection circuit 51 detects an edge interrupts the CPU 53, activates the software by the interrupt, read the value of the timer 52.前回のエッジ検出時に読んだタイマ値と今回のタイマ値を比較、演算することによってリモコン受信信号の周期幅を算出し、データ・コード，カスタム・コードの０，１の判定を行っている。 Compare I read timer value and the current timer value to the previous edge detection, and calculates the period width of the remote control reception signal by computing, data code, are performed determination of 0,1 custom code.この方法では、エッジ検出回路５１ In this way, the edge detecting circuit 51がエッジを検出するたびに、ＣＰＵ５３に頻繁に割り込みをかけ、そのたびにＣＰＵ５３はソフトウェアで演算をしなければならない。 There each time it detects an edge, over frequent interrupts CPU 53, each time CPU 53 must operations in software.

【０００５】以上のように、従来の方法では各コードの検出から判定まで全てソフトウェア処理で行っているため、ソフトウェア処理時間の増加、リモコン受信にかかわるプログラム数の増大と言う問題があった。 [0005] As described above, since the conventional method is performed in all software processing to determine the detection of each code, the increase in the software processing time, there is a problem that the increase in the number of programs related to the remote control receiver.

【０００６】 [0006]

【発明が解決しようとする課題】従来のリモコン受信回路では、データ・コード，カスタム・コードの０，１の判定およびリーダ・コードの検出，パルスチェックを全てソフトウェア処理によって行っているため、マイクロコンピュータのプログラム容量の増大，ソフトウェア処理時間の増加という問題があり、そのため、１つのマイクロコンピュータでリモコン受信を行いながら他システムの制御も同時に行うことは困難であった。 BRIEF Problem to be Solved] In the conventional remote control receiver circuit, data code, because doing by all software processing detection, the pulse check of determination and leader code of 0 and 1 of the custom code, the microcomputer increased program capacity, there is a problem of an increase in the software processing time, therefore, control of the other systems while remote control receiver also has been difficult to perform simultaneously in one microcomputer.

【０００７】 [0007]

【課題を解決するための手段】本発明によるマイクロコンピュータは、リモコン受信信号の任意の時間幅のノイズを除去するノイズ除去回路と、前記ノイズ除去回路の出力信号を入力とし、立ち上がり及び立ち下がりエッジを検出するエッジ検出回路と、前記エッジ検出回路で検出されたエッジ間の時間を計数するタイマと、前記タイマの値を所定の条件でラッチするラッチ手段と、前記ラッチ手段にラッチされた値と比較動作を行うための比較レジスタと、前記ラッチ手段と比較レジスタの値を比較して、比較結果に基づいてリモコン受信信号のパルスチェックおよびコード判定を行う機能を備えたものである。 Means for Solving the Problems The microcomputer according to the present invention includes a noise removing circuit for removing noise of an arbitrary time width of the remote control reception signal, receives the output signal of the noise reduction circuit, the rising and falling edges an edge detecting circuit for detecting, and a timer for counting a time between said detected by the edge detection circuit edge, and latch means for latching the value of the timer with a predetermined condition, and the value latched by said latch means a comparison register for comparing operation, by comparing the value of the comparison register and the latch means, those having a function of performing pulse check and code judging the remote control reception signal based on the comparison result.

【０００８】 [0008]

【実施例】次に、本発明の実施例について図面を参照して説明する。 EXAMPLES will be described with reference to the accompanying drawings embodiments of the present invention.

【０００９】図１は本発明の第一の実施例で、マイクロコンピュータ１００、リモコン受信信号Ｉ、リモコン受信信号Ｉのノイズを除去するためのノイズ除去回路１ [0009] Figure 1 is a first embodiment of the present invention, the microcomputer 100, the noise removal circuit for removing a remote control receiving signal I, the noise of the remote control reception signal I 1０、ノイズを除去した後の信号のエッジを検出するエッジ検出回路１１、パルス幅を計数するタイマ１２、タイマ１２の値を所定のタイミングでラッチするレジスタ１ 0, the register latches the edge detection circuit 11 which detects a signal edge after the removal of the noise, a timer 12 for counting the pulse width, the value of the timer 12 at a predetermined timing 1４，１５、ＣＰＵ１３、パルスチェック機能２０は、比較レジスタ２１、インバータ２２、入力アンド２３により構成される。 4, 15, CPU 13, pulse check function 20 is constituted by the comparison register 21, the inverter 22, the input and 23.マイクロコンピュータ１０がリモコン信号Ｉを受信すると、まずノイズ除去回路１０でノイズを除去した後、エッジ検出回路１１に入力される。 When the microcomputer 10 receives the remote control signal I, after first removing noise in the noise removing circuit 10, it is input to the edge detection circuit 11.エッジ検出回路１１は立ち上がり及び立ち下がりエッジを検出し、エッジ検出タイミングに同期して、エッジ検出信号１６，１７を出力する。 Edge detecting circuit 11 detects the rising and falling edges, in synchronization with the edge detection timing, and outputs an edge detection signal 16 and 17.エッジ検出信号１６は立ち下がりエッジ検出時に発生し、エッジ検出信号１７はその逆エッジである立ち上がりエッジ検出時に発生する。 Edge detection signal 16 is generated when a falling edge detection, the edge detection signal 17 is generated at the rise edge detection vice versa edge.そして、エッジ検出信号１６はタイマ１２の値をラッチ１４ Then, it latches the value of the edge detection signal 16 timer 12 14へラッチするタイミングを、エッジ検出信号１７はタイマ１２の値をラッチ１５へラッチするタイミングをそれぞれ制御している。 The timing of latching the edge detection signal 17 controls the timing of latching the value of the timer 12 to the latch 15 respectively.ラッチ１５は、ラッチ時に割り込み信号１８を発生し、ＣＰＵ１３へ割り込みをかけると同時にタイマ１２をクリアすることによって、リモコン受信信号の一周期の時間をラッチすることができる。 Latch 15 generates the interrupt signal 18 at the time of the latch, by clearing the timer 12 at the same time an interrupt to the CPU 13, it is possible to latch the time of one cycle of the remote control reception signal.一方、ラッチ１４は割り込み信号１８によってタイマ１２ On the other hand, the timer 12 by the latch 14 interrupt signal 18がクリア、スタートしてから次の立ち下がりエッジが来るまでの一周期中のハイ幅の時間がラッチされる。 But clear, the time of the high-width in one period of from the start until the next falling edge is latched.次に、ラッチ１４は比較レジスタ２１値と下位２ビットを無視して比較動作を行い、一致を検出すると比較レジスタ２１の出力は一定期間ハイレベルを出力する。 Then, the latch 14 performs a comparison operation ignoring comparison register 21 value and the lower 2 bits, the output of the comparison register 21 and for detecting the coincidence outputs a fixed period high level.比較レジスタ２１の出力はインバータ２２に入力し、インバータ２２の出力は２入力アンド２３の片方のゲート入力となる。 The output of the comparison register 21 is input to the inverter 22, the output of the inverter 22 becomes one of the gate inputs of the two-input AND 23.２入力アンド２３のもう片方のゲートはラッチ１ The other gate of the two-input AND 23 latch 1４のラッチ時に一定期間ハイレベルを出力する信号であり、両者のアンドをとってパルス異常信号２４を出力している。 A fourth signal for outputting a fixed period high when latch, and outputs a pulse error signal 24 taking both and.ここで、ラッチ１４と比較レジスタ２１の下位２ビットを無視した値が一致した場合、比較レジスタ２ Here, if the value obtained by ignoring the lower 2 bits of the comparison register 21 and latch 14 are matched, the comparison register 2１の出力はハイレベル、インバータ２２の出力はロウレベルで、２入力アンドの片方のゲートはロウレベルが入力され、パルス異常信号２４は出力されない。 1 outputs a high level, the output of the inverter 22 is at the low level, the two-input AND of one gate low level is inputted, the pulse error signal 24 is not output.ところが、ラッチ１４のラッチ時に、ラッチ１４と比較レジスタ２１の下位２ビットを無視した値が不一致の場合、比較レジスタ２１の出力はロウレベル、インバータ２２の出力はハイレベルで、２入力アンドの片方のゲートはハイレベルとなり、もう片方のラッチ１４の出力と接続されているゲートもハイレベルなので、パルス異常信号２ However, when the latch of the latch 14, when a value obtained by ignoring the lower 2 bits of the comparison register 21 and the latch 14 do not match, the output is a low level of the comparison register 21, the output is a high level of the inverter 22, the 2-input AND one of the gate goes high, the gate also a high level, which is connected with the other output of one of the latch 14, the pulse abnormal signal 2４が出力され、ＣＰＵ１３に割り込みをかけてパルス異常であることを伝える。 4 is outputted, convey that a pulse abnormality to interrupt the CPU 13.尚、ここで比較レジスタの下位２ビットを無視してラッチ１４と比較動作している理由は、リモコンから送信される信号は誤差を含んでおり、 Incidentally, the reason for the comparison operation with the latch 14 to ignore the low-order 2 bits of the comparison register, where the signal transmitted from the remote controller includes a error,その許容誤差範囲をとるためである。 It is to take the tolerance range.

【００１０】次に、上記動作を図２のタイミングチャートを参照して説明する。 [0010] will now be described with reference to the timing chart of FIG. 2 the operation.タイマ１２はラッチ１５がラッチするタイミングでクリア、スタートするため、ラッチ１５にはリモコン入力信号の立ち上がりエッジ間の時間がラッチされる。 Timer 12 to clear, start at the timing when the latch 15 is latched, the latch 15 the time between the rising edges of the remote control input signal is latched.一方、ラッチ１５はタイマ１２がクリアされてから立ち下がりエッジが来るまでのハイ幅の時間がラッチされる。 On the other hand, the latch 15 is the time of high widths up timer 12 comes falling edge after being cleared is latched.このような回路構成にすることによって、リーダ・コードを検出する場合、ソフトウェア処理でＣＰＵ１３が定期的にノイズ除去回路１０の出力レベルを読まなくても、一周期に一回発生する割り込み１ With such a circuit configuration, when detecting the leader code, interrupts CPU13 software processing without reading the output level of the periodic noise reduction circuit 10, occurs once per cycle 1８でＣＰＵ１３に割り込みをかけ、ラッチ１４，１５の値を読めばよい。 Interrupts the CPU13 at 8, it may read the value of the latch 14.また、データ・コード，カスタム・コードの０，１の判定についても、従来、ソフトウェアで一周期の時間を演算した後で、０，１の判定をしていたが、一周期の時間がラッチされたラッチ１５の値を読むことで周期演算を必要とせず、０，１の判定だけをソフトウェアで実行すればよい。 The data code, even the determination of 0,1 custom code, conventionally, after calculating the one period of time in software, had been determined 0,1, time for one cycle is latched and without the need for periodic operation by reading the value of the latch 15 may be executed only determination of 0,1 software.更に、パルスチェック機能２０で、リモコン受信信号のパルス幅が正常か異常かをハードウェアで判断しているので、従来のソフトウェア処理を削減でき、効率よくリモコン信号の受信を行うことができる。 Furthermore, a pulse check function 20, the pulse width of the remote control reception signal is judged by normal or abnormal or hardware, can reduce the conventional software processing, it can be received efficiently remote control signal.

【００１１】次に図３を用いて本発明の第２の実施例について説明する。 [0011] Next, a second embodiment of the present invention will be described with reference to FIG.本実施例では、データ・コード、カスタム・コードの０判定部３０および１判定部４０によってハードウェアでデータ・コード、カスタム・コードの０，１の判定を行うことができる。 In this embodiment, data code, data code in hardware by 0 judgment unit 30 and the first determination unit 40 of the custom code, it is possible to determine the 0,1 custom code.ここではデータ・コードの判定に例をとって説明すると、０判定部３０は比較レジスタ３１，３２、マグニチュードコンパレータ３ Here will be described by taking an example for determining the data code, 0 determination unit 30 compares the register 31 and 32, the magnitude comparator 3３，３４、２入力アンド３７より構成されており、マグニチュードコンパレータ３３は、リモコン受信信号の一周期の幅がラッチされているラッチ１５と比較レジスタ３１の値を比較し、ラッチ１５の値が比較レジスタ３１ 3,34,2 is composed from the input and 37, magnitude comparator 33, the width of one period of the remote control reception signal by comparing the value of the comparison register 31 and latch 15 are latched, the value of the latch 15 is compared register 31と同じか、または大きい時に検出出力３５を出力する。 And it outputs a detection output 35 at the same time or as large as.一方、マグニチュードコンパレータ３４は、ラッチ１５ On the other hand, the magnitude comparator 34, latch 15と比較レジスタ３２の値を比較し、ラッチ１５の値が比較レジスタ３１と同じか、または小さい時に検出出力３ Comparing the value of the comparison register 32 and the detection output 3 when the value of the latch 15 is the same as or smaller and compare register 31６を出力する。 And outputs the 6.ここで比較レジスタ３１には、データ・ The comparison register 31 where the dataコードの０の加減値を、比較レジスタ３２には、上限値をＣＰＵ１３によって予め設定しておく。 The acceleration value of 0 code, the comparison register 32 is set in advance an upper limit value by CPU 13.ラッチ１５の値が比較レジスタ３１，３２で設定した下限値から上限値の範囲内であれば、検出出力３５，３６はいずれもハイレベルとなり、２入力アンド３７はこれを検出し０検出信号３８を出力し、データ・コードが０であることをＣＰＵ１３に伝える。 Within the range of the upper limit value from the lower limit value of the latch 15 is set in the comparison registers 31 and 32, both the detection output 35 goes high, the two-input AND 37 will detect this zero detection signal 38 outputs, convey that data code is 0 to CPU 13.また、ラッチ１５の値が比較レジスタ３１，３２で設定した下限値から上限値の範囲内でない場合は、０検出信号３８は出力されない。 Further, when the value of the latch 15 is not within the upper limit value from the lower limit value set in the comparison registers 31 and 32, 0 detection signal 38 is not outputted.１判定部４０は０判定部３０と全く同じ構成で、比較レジスタ４ First judging unit 40 in exactly the same structure as the 0 determination unit 30, compare register 4１，４２、マグニチュードコンパレータ４３，４４、２ 1,42, the magnitude comparator 43,44,2入力アンド４７より構成されている。 And it is configured from the input and 47.比較レジスタ４１ Comparison register 41には、データ・コードの１の下限値を、比較レジスタ４ To the lower limit value of the first data code, compare register 4２には、上限値をＣＰＵ１３によって予め設定しておくことによって、データ・コードが１であることを検出し、１検出信号４８を出力することができる。 To 2, the upper limit by presetting the CPU 13, detects that the data code is 1, it is possible to output a first detection signal 48.動作は０ Operation 0判定部３０と同様である。 It is similar to the determination unit 30.

【００１２】以上データ・コードの０，１の判定について説明してきたが、その他カスタム・コード等の０，１ [0012] have been described judgment of 0, 1 or more data code, such as other custom code 0, 1の判定についても、比較レジスタ３１，３２，４１，４ For determination of also compare register 31,32,41,4２の値を書き換えるだけで、同様に判定することができる。 Only rewrites a value of 2, it can be determined similarly.

【００１３】上記以外の構成，動作については第一の実施例と同様である。 [0013] Structures other than the above operation is similar to the first embodiment.

【００１４】 [0014]

【発明の効果】以上説明したように、本発明ではリモコン受信信号のデータ・コード、カスタム・コードの０， As described above, according to the present invention, the data code of the remote control reception signal in the present invention, 0 the custom code,１の判定およびリーダ・コードの検出、パルスチェックをハードウェアで行うので、プログラム容量の削減、ソフトウェア処理時間の短縮ができ、１つのマイクロコンピュータでリモコン受信を行いながら他システムの制御を同時に行うことが可能となる。 First determination and detection of the reader code, since the pulse check hardware, reducing the program capacity can shorten the software processing time, controls the other systems at the same time while the remote control received by the one microcomputer it is possible.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図１】本発明の第一の実施例のブロック図である。 1 is a block diagram of a first embodiment of the present invention.

【図２】第一の実施例の動作を説明するタイミング図である。 2 is a timing diagram illustrating the operation of the first embodiment.

【図３】本発明の第二の実施例のブロック図である。 3 is a block diagram of a second embodiment of the present invention.

【図４】従来例を説明するための図面である。 4 is a diagram for explaining a conventional example.

Claims (1)

Translated from Japanese

【特許請求の範囲】 【請求項１】 リモートコントロール（以下リモコンと略す）受信信号の任意の時間幅のノイズを除去するノイズ除去回路と、前記ノイズ除去回路の出力信号を受け当該信号の立ち上がり及び立ち下がりエッジを検出するエッジ検出回路と、前記エッジ検出回路で検出されたエッジ間の時間を計数するタイマと、前記タイマの値を所定の条件でラッチするラッチ手段と、前記ラッチ手段にラッチされた値と比較動作を行うための比較レジスタとを備え、前記ラッチ手段と比較レジスタの値を比較し比較結果に基づいて前記リモートコントロール受信信号のパルスチェックおよびコード判定を行うことを特徴とするマイクロコンピュータ。 [Claims 1] (hereinafter referred to as remote control) remote control and noise removing circuit for removing noise of an arbitrary time width of the received signal, the rise of the signal receives the output signal of the noise elimination circuit and an edge detecting circuit for detecting a falling edge, and timer for counting a time between said detected by the edge detection circuit edge, and latch means for latching the value of the timer with a predetermined condition, is latched to said latch means and a comparison register for performing value and comparison operations, micro which is characterized in that the pulse check and code determination of the remote control reception signal based on the comparison result of the comparison value of the comparison register and the latch means Computer.