G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns

Description

Translated from Japanese

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【０００１】 [0001]

【発明の属する技術分野】本発明は、半導体の測定分野に関し、より詳細には、ＩＣテスタで半導体を試験する際に使用されるデジタル・データ処理装置に関する。 BACKGROUND OF THE INVENTION The present invention relates to measurement field of semiconductor, and more particularly to a digital data processing apparatus for use in testing a semiconductor in an IC tester.

【０００３】データを発生する場合には、テスタ・コントローラ２０はデータをメモリ１８に書き込み、各ＴＶ [0003] In the case of generating the data, the tester controller 20 writes the data to memory 18, each TVＧ（テスト・ベクタ発生器）１６はメモリ１８から該当するデータを読み込んで、所定のタイミングに合わせてテスト・ベクタを発生し、それを各ピンに対応したピン・エレクトロニクス１４を介してＤＵＴ（被測定デバイス）１２の所定の端子に信号として供給する。 G is (test vector generator) 16 reads the data corresponding from the memory 18, the test vectors generated in accordance with the predetermined timing, DUT (the it via pin electronics 14 corresponding to each pin supplied as a signal to a predetermined terminal of the measuring device) 12.マスタ・ Master·シーケンサ２６はテスタ・コントローラ２０、メモリ１ Sequencer 26 tester controller 20, the memory 1８、複数のＴＶＧ１６間において、データ発生のスタート／ストップ等のテスト・シーケンスを制御する。 8, between a plurality of TVG16, controlling the test sequence of start / stop of data generation.テスタ・コントローラ２０には、例えばＵＮＩＸワークステーションのような汎用コンピュータが使用される。 The tester controller 20, for example, a general purpose computer such as a UNIX workstation is used.一般に、テスタ・コントローラ２０からメモリ１８へのバスのバンド幅は、ＩＣテスタ内部の構成であるメモリ１８ In general, the bandwidth of the bus from the tester controller 20 to the memory 18 is the configuration of the internal IC tester memory 18と各々のＴＶＧ１６間のバスのバンド幅ほど高くない。 And not as high as the band width of the bus between the TVG16 of each.

【０００４】データを評価する場合には、今度は逆に、 [0004] When evaluating the data, contrary to now,ＤＵＴの端子から出力された信号が、対応するピン・エレクトロニクス１４内で所定のレベルにフォーマットされ、次にＴＶＧ１６で所定のタイミングにおけるデータとして生成されて、メモリ１８に格納される。 Signal output from the DUT terminal is formatted into a corresponding predetermined level in the pin electronics within 14 to then be produced as the data at a predetermined timing in TVG16, it is stored in the memory 18.最後に、 Finally,テスタ・コントローラ２０が、メモリ１８に格納されたデータを読み出し、演算を施し、評価をする。 Tester controller 20 reads the data stored in the memory 18, performing an operation, to the evaluation.マスタ・ Master·シーケンサ２６はテスタ・コントローラ２０、メモリ１ Sequencer 26 tester controller 20, the memory 1８、複数のＴＶＧ１６間において、データ取得のスタート／ストップ等のテスト・シーケンスを制御する。 8, between a plurality of TVG16, controlling the test sequence of start / stop of data acquisition.

【０００５】ところで、最近のＩＣの場合、テストのためにランダムなデータ列の生成が必要だったり、長大な周期のデータが必要な場合があるが、図１の構成では、 [0005] In the case of the recent IC, or needed a generation of random data columns for the test, but it may be necessary lengthy period of data, in the configuration shown in FIG. 1,テスタ・コントローラ２０しかメモリ１８にデータを書き込めないので、データの生成準備に非常に時間がかかるという欠点があった。 Since the tester controller 20 only write data to the memory 18, a very time to generate data preparation is a disadvantage that it takes.また、データの周期が長くメモリ１８に入りきらない場合には、テスタ・コントローラ２０からメモリ１８へのデータ転送速度が遅いため、リアルタイムでのＤＵＴのテストを妨げることになってしまっていた。 Further, when the period of the data does not fit in the long memory 18, the data transfer rate from the tester controller 20 to the memory 18 it is slow, had ended up with preventing DUT testing in real time.

【０００６】この場合、大規模なメモリを備えたデータ生成モジュールを開発するというアプローチもあるが、 [0006] In this case, although there is also a approach to develop a data generation module that includes a large-scale memory,新規モジュールの開発には莫大なコスト及び１年以上の開発期間が必要とされ、それを必要とするＩＣの開発に間に合わないという別の問題も存在する。 Enormous cost and development time of more than one year in the development of the new module is required, there is also another problem that it is not in time for the development of IC that requires it.

【０００７】また、最近の高速な通信用ＩＣの中には、 [0007] In addition, in a recent high-speed communication IC is,データのヘッダ部分が長いものや、長大なデータ部分を持つ場合でのテストが必要なものがあるが、図１の構成では、データを読み込みながらリアルタイムにヘッダ部分を捨てたり、長いデータ本体部分だけを格納することができない。 Those header portion of the data is long and, it is necessary the test in the case with long data part, in the configuration of FIG. 1, or discarded header portion in real time while reading data, only the long data body portion can not be stored.そのため、一旦全データをメモリに格納し、次にテスタ・コントローラでメモリ内容を順次読みだしては加工し、結果を得ることとなり、テスタ・コントローラ２０へのデータ転送に時間がかかってしまっていた。 Therefore, temporarily store all data in memory, is then sequentially reads the memory contents in the tester controller and processing, will be to get the results, had gotten takes time to transfer data to the tester controller 20 .

【０００８】図２は、従来のＤＳＰ（デジタル信号処理）機能を備えたＩＣテスタ３０のブロック図である。 [0008] Figure 2 is a block diagram of an IC tester 30 provided with a conventional DSP (digital signal processing) functionality.なお、本明細書では特に断りのない限り、複数の図面においても、同じ構成要素には同一の参照番号を付している。 Incidentally, unless otherwise specified herein, in the drawings, the same components are denoted by the same reference numbers.図２の構成では、図１に加えてＤＳＰ部２２をローカル・バス２４を介してメモリ１８に接続してある。 In the configuration of FIG. 2, it is connected to the DSP section 22 in addition to FIG. 1 in the memory 18 via the local bus 24.マスタ・シーケンサ２８はテスタ・コントローラ２０、メモリ１８、複数のＴＶＧ１６、ＤＳＰ部２２間との制御において、テスト・シーケンスを制御する。 The master sequencer 28 tester controller 20, a memory 18, in controlling a plurality of TVG16, DSP unit 22 during, for controlling the test sequence.この構成だと、ＤＳＰ部２２が直接メモリ１８上のデータを読み、 If it is this structure, DSP unit 22 to read the data directly on the memory 18,演算し、メモリ１８へデータを書き込むことができるので、テスタ・コントローラ２０による処理項目が減り、 Calculated, it is possible to write data to the memory 18 reduces the processing item by the tester controller 20,テストを高速にすることができる。 The test can be performed at high speed.しかしながら、高速多機能のＤＳＰデバイスは高価であり、しかもＤＳＰ部を、本来得意としない機能、例えばシフト操作などのビット演算に用いた場合にはそれほど高速化できない。 However, DSP devices fast multifunction is expensive and the DSP unit originally not good function, for example, can not be much faster in the case of using the bit operations such as shift operations.また、ＤＳＰはマイクロプログラム方式で処理をするため、その処理能力は限られている。 Also, DSP is for the treatment with microprogram system, its capacity is limited.以上の理由から、Ｄ For the above reasons, DＳＰだけによる高速化は、費用対効果の点で問題がある。 SP only by the speed, there is a problem in terms of cost-effectiveness.

【０００９】シフト演算は、ハードウエアで実現すれば容易に高速なものを得ることができるが、そのために新たなＡＳＩＣを作るとなると、莫大な費用と１年以上の開発期間が必要となり、さらにこのようなＡＳＩＣは特定用途向けなので生産台数もさほど多く見込めず、コスト、開発期間の面から全く折り合わない。 [0009] shift operations, if implemented in hardware can be easily obtained fast ones, but when it comes create new ASIC Therefore, requires enormous cost and development time of one year or more, further such ASIC production number because it is for a specific application is also not expected so large, cost, not Oriawa completely from the face of the development period.たとえ、莫大な費用を投入して先進のＡＳＩＣを開発したとしても、 Even if we developed the advanced ASIC and put a huge cost,日進月歩のＩＣの開発サイクルの前には、投資の回収が終わらないうちに次のＡＳＩＣの開発に着手しなければならない可能性が高い。 In front of the development cycle of the IC of each passing day, there is a high possibility that the recovery of the investment must be undertaken on the development of the next ASIC to one that does not end.

【００１０】また、ＩＣのテスト・アプリケーションは、ＩＣ開発段階から並行して作成することが多いが、 [0010] In addition, the test application of IC is often to create in parallel from IC development stage,開発終了までにＩＣの仕様変更がしばしば起こるため、 Since the specification change of the IC until the completion of development is often occur,テスト専用ＡＳＩＣの開発に関しては、影響を最小に押さえながら仕様変更の洗礼を切り抜けなければならないという問題もあった。 With respect to the development of the test dedicated ASIC, it was also affected problem that must survive the baptism of the specification change while holding to the minimum.

【００１１】他方、平成６年（１９９４年）６月２８日公開の特開平６−１８０３４２「ＩＣ評価装置」および平成９年（１９９７年）１月１０日公開の特開平９−６ [0011] On the other hand, 1994 (1994) June 28, JP-A-6-180342 "IC evaluation device" of the public and 1997 (1997) published in the Japanese Patent Laid-Open January 10, 9-6６４１「情報処理装置」には、ＦＰＧＡを用いて特定処理内容に対応する処理装置が記載されているが、複雑なパターンのデータを高速に発生あるいは評価するには装置の能力が限られており、ＩＣテスト用に汎用に使用可能なデジタル・データ処理装置として利用することは難しい。 641 The "information processing apparatus" in the processing apparatus corresponding to a specific processing content using the FPGA is described, the data of complex patterns generated or evaluated quickly have limited capabilities of the device , it is difficult to use as a digital data processing apparatus usable generic for IC test.

【００１２】 [0012]

【発明が解決しようとする課題】本発明の目的は、以上の問題点を解決し、ＩＣテスタにおいて、様々なＩＣのテスト・アプリケーションに対し、従来の方法よりも高速なアプリケーションを構築でき、しかも少ない開発工数でフレキシブルに実現できるＩＣテスタ用の汎用性のあるデジタル・データ処理装置を提供することにある。 An object of the present invention is to provide a, to solve the above problems, in the IC tester for various IC test applications, can build high-speed application than conventional methods, moreover small to provide a digital data processing apparatus having versatility for IC tester can be implemented flexibly in development steps.

【００１３】本発明の別の目的は、一台で複数のアプリケーションに対応してフレキシブルに再構成をする際に、設計が容易なデータ発生機能あるいはデータ評価機能を備えた汎用性のあるデータ処理装置を提供することである。 Another object of the present invention is to provide a reconstructed flexibly corresponding to a plurality of applications by a single, versatile data processing having a design easy data generating function or data evaluation function it is to provide an apparatus.

【００１４】本発明の他の目的は、大容量のメモリと再構成可能な論理デバイスを用いたＩＣテスト用汎用データ処理装置を提供することである。 Another object of the present invention is to provide a general-purpose data processing apparatus for IC testing using a memory and a reconfigurable logic device having a large capacity.

【００１５】本発明のさらに他の目的は、高速メモリとＤＳＰ部と再構成可能な論理デバイスとを用いて、ＤＳ Still another object of the present invention, by using the high-speed memory and the DSP unit and a reconfigurable logic device, DSＰと再構成可能な論理デバイスのそれぞれが得意な部分を利用して、高速にアプリケーションを実行でき、開発工数を短縮できるＩＣテスト用データ処理装置を提供することである。 Each P and reconfigurable logic device by using the good part, can run the application at high speed, it is to provide a data processing apparatus for IC test which can reduce development man-hours.

【００１６】 [0016]

【課題を解決するための手段】上記課題を解決するために、請求項１に対応する発明は、外部とのデータの入出力において、内部で利用しやすいように信号線を変換する第１の再構成可能な論理デバイスであって、前記第１ Means for Solving the Problems In order to solve the above problems, the invention corresponding to claim 1, in input and output of data with an external, first converting the signal line to be easy to use internally a reconfigurable logic device, the firstの再構成可能な論理デバイスは変換内容に応じて内部構成を変更できる論理デバイスである、と、第１のメモリあるいは前記第１の再構成可能な論理デバイスからデータを受け取り、内部に構成された素子の組み合わせに従ってデータを処理する第２の再構成可能な論理デバイスであって、前記第２の再構成可能な論理デバイスはデータの処理内容に応じて内部構成を変更できる論理デバイスである、と、前記第２の再構成可能な論理デバイスと第１のメモリとの間でデータを送受する際に所定のインターフェースをとる第３の再構成可能な論理デバイスであって、前記第３の再構成可能な論理デバイスは第１のメモリとのインターフェース方式に応じて内部構成を変更できる論理デバイスである、とを有し、前記第１ないし第３の再構成可 The reconfigurable logic device is a logical device which can change the internal structure in accordance with the conversion content, and receives the data from the first memory or said first reconfigurable logic device, configured internally a second reconfigurable logic device for processing data according to a combination of elements, the second reconfigurable logic device is a logic device that can change the internal structure according to the processing contents of the data, and , a third reconfigurable logic device to take predetermined interface when transmitting and receiving data to and from said second reconfigurable logic device and the first memory, the reconstruction of the third logic device is a logic device that can change the internal structure in accordance with the interface method of the first memory has a city, the first to third reconstruction Friendlyな論理デバイスは、内部構成を書込むための書込み線をそれぞれ備えていることを特徴とするデータの発生あるいはデータの評価を行うＩＣテスト用データ処理装置である。 A logic device is the generation or data processing apparatus for IC testing to evaluate the data of the data, characterized in that it comprises respectively a write line for writing internal configuration.

【００１７】また、請求項２に対応する発明は、請求項１に対応する発明において、前記第２の再構成可能な論理デバイスとデータを送受する第２のメモリを有し、該送受の経路は、前記第２および第３の再構成可能な論理デバイス間のデータの経路とは異なる高速なバスを介することを特徴とするデータ処理装置である。 [0017] invention corresponding to claim 2 is the invention corresponding to claim 1, comprising a second memory for transmitting and receiving the second reconfigurable logic device and data path of the transmission and reception is a data processing apparatus, characterized in that through the different high-speed bus and the data path between the second and third reconfigurable logic devices.

【００１８】さらに、請求項３に対応する発明は、請求項２に対応する発明において、前記第２のメモリとデータを送受するデジタル信号処理装置であって、前記デジタル信号処理装置は、前記第２および第３の再構成可能な論理デバイスともデータを送受することを特徴とするデータ処理装置である。 Furthermore, the invention corresponding to claim 3 is the invention corresponding to claim 2, a digital signal processing apparatus for transmitting and receiving the second memory and the data, the digital signal processing apparatus, the first both second and third reconfigurable logic device is a data processing apparatus characterized by transmitting and receiving data.

【００１９】さらにまた、請求項４に対応する発明は、 [0019] Furthermore, the invention corresponding to claim 4,請求項１ないし３のいずれかに対応する発明において、 In the invention corresponds to any one of claims 1 to 3,前記第１ないし第３の再構成可能な論理デバイスは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧ The first to third reconfigurable logic device is a field programmable gate array (FPGＡ）を有するデータ処理装置である。 A data processing device having A).

【００２０】さらにまた、請求項５に対応する発明は、 [0020] Furthermore, the invention corresponding to claim 5,請求項１ないし４のいずれかに対応する発明において、 In the invention corresponds to any one of claims 1 to 4,前記第１ないし第３の再構成可能な論理デバイスと前記デジタル信号処理装置とを制御するコントローラ部を有することを特徴とするデータ処理装置である。 Is a data processing apparatus characterized by having a controller for controlling said digital signal processor and the first to third reconfigurable logic devices.

【００２１】さらにまた、請求項６に対応する発明は、 [0021] Furthermore, the invention corresponding to claim 6,請求項５に対応する発明において、前記コントローラ部には、シーケンサとシーケンス・メモリを有することを特徴とするデータ処理装置である。 In invention corresponding to claim 5, said controller unit is a data processing apparatus characterized by having a sequencer and sequence memory.

【００２４】Ｉ／Ｏ部１０２は外部データ・バス１１８ [0024] I / O unit 102 is an external data bus 118とデータ処理部１０４の間に接続され、必要な信号をデータ処理部１０４において処理しやすいように整える働きをする。 And connected between the data processing unit 104 serves to adjust as easily handle the necessary signal in the data processing unit 104.例えば、外部データ・バス１１８からのデータ線をデータ処理部１０４の仕様に合わせて並べ替えを行ってデータ処理部１０４に出力する。 For example, output by performing sorting combined data lines from the external data bus 118 to the specification of the data processing unit 104 to the data processing unit 104.あるいは、その逆も行う。 Or, vice versa.また、Ｉ／Ｏ部１０２は、並べ替えだけでなく、複数の信号線を論理演算して信号線を再構成する等の処理を含んでもよい。 Further, I / O unit 102, not only sort may include a process such as to reconstruct the signal line and a logic operation a plurality of signal lines.

【００２５】データ処理部１０４はＩ／Ｏ部１０２と、 The data processing unit 104 and the I / O unit 102,メイン・バス１１４及びローカル・バス１１６に接続され、これらのうちのどれかからデータを読み込み、構成された内部論理にしたがった処理を行い、これらのうちの一つあるいは複数に出力する。 Connected to the main bus 114 and local bus 116, it reads data from any of these performs the processing in accordance with the internal logic configured to output one or more the of them.

【００２６】ローカル・メモリ１０６は小規模の高速メモリであり、データ処理部あるいはＤＳＰ１０８が演算の途中結果を格納するために使われる。 The local memory 106 is a small high-speed memory, the data processing unit or DSP108 is used to store the intermediate result of the operation.ローカル・メモリ１０６へのアクセスは、高速データ転送が可能なローカル・バス１１６を介して行うので高速に行うことができる。 Access to local memory 106 can be performed at a high speed is performed through the local bus 116 capable of high-speed data transfer.一例として、ローカル・メモリ１０６は３２ビット５１２Ｋワード構成のＳＲＡＭである。 As an example, the local memory 106 is a SRAM 32 bit 512K word structure.

【００２７】ＤＳＰ１０８はメイン・バス１１４とローカル・バス１１６に接続され、これらのうちのいずれかからデータを読み込み、ＤＳＰ演算を行い、これらのうちのいずれかに出力する。 The DSP108 is connected to the main bus 114 and the local bus 116, reads data from any of these, it performs DSP operations, and outputs to one of these.

【００２８】メモリＩ／Ｆ部１１０は、データ処理部１ The memory I / F unit 110, data processing unit 1０４に負担をかけずに、データを効率よくメイン・メモリ１１２に格納あるいは取り出しを行うインターフェースを行う。 Without straining to 04, performs interface for storing or retrieving data efficiently in main memory 112.すなわち、基本的には、データをメイン・メモリ１１２に格納するために、物理アドレスに対するマッピングをつかさどる。 That is, basically, in order to store data in the main memory 112, governs the mapping to physical addresses.具体的には、例えば、メモリ・ More specifically, for example, memoryアドレスの発生およびメイン・メモリ１１２を構成するメモリ素子のビット幅、深さに応じた信号線の並び替え、論理演算等の処理を行う。 Bit width of the memory devices constituting the generator and main memory 112 address, rearrangement of the signal line in accordance with the depth, the processing of logical operations are performed.好適にはメモリＩ／Ｆ部１１０には次のメモリ・アドレスを発生させるアドレス・カウンタを含む。 Preferably the memory I / F unit 110 includes an address counter to generate the next memory address.

【００２９】メイン・メモリ１１２は安価な大容量メモリであり、データ処理部１０４あるいはＤＳＰ１０８に供給するデータを格納したり、演算結果を格納するのに使われる。 The main memory 112 is a low-cost large-capacity memory is used and stores the data supplied to the data processing unit 104 or the DSP 108, to store the operation result.例えば、メイン・メモリ１１２は６４Ｍビットの複数のＤＲＡＭで構成された２５６Ｍバイトの記憶容量を備える。 For example, main memory 112 includes a storage capacity of 256M bytes including a plurality of DRAM of 64M bits.

【００３０】コントローラ部１２０はＤＤＰ装置全体の動作を管理する。 The controller unit 120 manages the overall operation of the DDP unit.コントローラ部１２０には、シーケンサ１１２とシーケンス・メモリ１２４が含まれる。 The controller unit 120 includes a sequencer 112 and a sequence memory 124.コントローラ部１２０は外部コントロール・バス１２６に接続されると共に、Ｉ／Ｏ部１０２、データ処理部１０ The controller unit 120 is connected to an external control bus 126, I / O unit 102, the data processing unit 10４、ＤＳＰ１０８、メモリＩ／Ｆ部１１０にも接続されている（図３では記号Ａで接続関係が示されている）。 4, DSP 108, is also connected to a memory I / F section 110 (the connection relationship in FIG. 3 symbols A are shown).コントローラ部１２０は、シーケンス・メモリ１２４に格納されたシーケンス・プログラムに従って動作するシーケンサ１２２の制御によって、 これらＩ／Ｏ部１０ The controller unit 120, the control of the sequencer 122 which operates in accordance with a sequence program stored in the sequence memory 124, these I / O unit 10２、データ処理部１０４、ＤＳＰ１０８、メモリＩ／Ｆ 2, the data processing unit 104, DSP 108, the memory I / F部１１０を制御する。 Controlling the parts 110.

【００３１】本発明での再構成可能な論理デバイスとは、外部からの設定データに基づいて内部論理構成や入出力ブロックの構成を決定し、ゲートの接続を変えることができ、よってハードウエア的にプログラミングが可能な論理デバイスであり、例えば、ＦＰＧＡ（Field Pr The reconfigurable logic device of the present invention determines the configuration of the internal logic structure and input-output block based on the setting data from the external, it is possible to change the connection of the gate, thus hardware programming is a logic device that can, for example, FPGA (Field Programmable Gate Array）があげられる。 ogrammable Gate Array), and the like.通常のゲート・アレイでは、特定処理内容の決定後に、論理ゲートを構成する基本セル間に配線を施してハードウエアを作成する。 In a typical gate array, after determination of the specific processing contents, to create a hardware by performing wiring between the basic cells constituting the logic gate.これに対して、本発明での再構成可能な論理デバイスは、配線工程を必要とすることなく、内部論理構成の設定データが入力されるだけで特定ハードウエアを構成することができるようになっている。 In contrast, reconfigurable logic device of the present invention, without the need for wiring process, making it possible to configure specific hardware only setting data of the internal logic structure is input ing.

【００３２】このような再構成可能な論理デバイスは、 [0032] Such a reconfigurable logic devices,設定データの与え方により、いくつかの種類がある。 By way of giving configuration data, there are several types.

【００３３】第１の種類は、設定データを一回のみ書込み可能なタイブである。 [0033] The first type is a writable Taib only once the configuration data.第２の種類は、設定データを書込むＳＲＡＭを内部に備えたタイプで、ハードウエア立ち上げ時に他の記憶媒体から設定データを書込むことで特定ハードウエアを構成させる。 The second type, a type which includes a SRAM for writing setting data therein, thereby constituting a particular hardware by writing the configuration data from another storage medium during the hardware start-up.第３のタイプは、設定データを書込む不揮発性メモリを内部に備えたタイプで、内部構成を変更したい時だけ設定データを書込めば済むが、書込み可能回数と設定データの容量において第２の種類に劣る。 The third type is the type having a non-volatile memory for writing the setting data in the internal, but suffices to put writing the setting data only when you want to change the internal structure, the second in a volume of configuration data and writable count inferior to type.

【００３４】好適には、Ｉ／Ｏ部１０２、データ処理部１０４、メモリＩ／Ｆ部１１０に使用される再構成可能な論理デバイスには第２の種類のものが使用されるが、 [0034] Preferably, I / O unit 102, the data processing unit 104, the reconfigurable logic devices used in the memory I / F section 110 but those of the second type are used,書き換え回数や容量に折り合いが付くのであれば第３の種類のものを使用してもかまわない。 It is also possible to use a third of the kinds of things if the number of times of rewriting and capacity than compromise stick.

【００３５】Ｉ／Ｏ部１０２、データ処理部１０４、メモリＩ／Ｆ部１１０は、図３に示されるように、設定データの書込み用に、書込み線１３２、１３４、１３６をそれぞれ備えてある。 The I / O unit 102, the data processing unit 104, a memory I / F unit 110, as shown in FIG. 3, for writing configuration data, are provided with a write line 132, 134, 136, respectively.好適には、書込み線１３２ないし１３６はテスタ・コントローラ２０に接続され、設定データはテスタ・コントローラに格納され、ハードウエア立ち上げ時等の設定データの書込みが必要な時にテスタ・コントローラ２０から書込まれる。 Preferably, the write lines 132 to 136 is connected to the tester controller 20, setting data is stored in the tester controller, written from the tester controller 20 when writing of the configuration data, such as during a hardware start-up is required It is.

【００３６】Ｉ／Ｏ部１０２、データ処理部１０４、Ｄ The I / O unit 102, the data processing unit 104, DＳＰ１０８、メモリＩ／Ｆ部１１０、コントローラ部１ SP108, the memory I / F unit 110, the controller unit 1２０には、それぞれテスタ・コントローラ・アドレス・ The 20, the tester controller address eachデ−タ・バス１２８が接続されており、該バス１２８を介して、各部とテスタ・コントローラ２０間でそれぞれの状態の通知および制御が行われる。 De - are data bus 128 is connected, via the bus 128, the notification and control of each state between each part and the tester controller 20 is performed.また、該バス１２ In addition, the bus 12８を、シーケンス・メモリ１２４に格納するデータをテスタ・コントローラ２０から書込むのに利用しても良い。 8, may be used for writing data to be stored in the sequence memory 124 from the tester controller 20.

【００３７】再構成可能な論理デバイスをＩ／Ｏ部１０ [0037] The logic device reconfigurable I / O unit 10２、データ処理部１０４、メモリＩ／Ｆ部１１０に分けて用いることにより、データ処理部１０４の入出力仕様を単純にすることができ、設計が容易になる。 2, the data processing unit 104, by using divided into memory I / F section 110, it is possible to simplify the input and output specifications of the data processing unit 104, it becomes easy to design.

【００３８】例えば、再構成可能な論理デバイスを一つのブロックとして設計していた場合には、各部が混在しているので、一部分を修正するだけでも、電気的に他の部分に影響をもたらすことがある。 [0038] For example, if we were designing the logical device can be reconfigured as a single block, since each unit are mixed, even by simply modifying a portion electrically to bring an influence on the other portions there is.また、論理デバイスの端子の数の制約により、内部に構成できる機能が限られることもある。 Further, the number of constraints in the logical device terminals, sometimes ability to configure the inside is limited.

【００３９】しかしながら、再構成可能な論理デバイスを、Ｉ／Ｏ部１０２、データ処理部１０４、メモリＩ／ [0039] However, the logic device reconfigurable, I / O unit 102, the data processing unit 104, a memory I /Ｆ部１１０に分けておくと、各部が電気的・物理的に分離しているので、このような問題が起こりにくい。 If you leave divided into F unit 110, since each part is electrically and physically separated, such a problem is unlikely to occur.また、ＤＤＰでテスト・アプリケーションを新たに作成する場合に、すべてを最初から作成せずに既にあるものを修正しながら作る場合にも、Ｉ／Ｏ部、データ処理部、 Also, if you want to create a new test applications in the DDP, even if you make while correcting what is already without creating everything from the beginning, I / O unit, the data processing unit,メモリＩ／Ｆ部のそれぞれ毎に動作を確認できるので、 Because can check the operation for each of the memory I / F unit,設計・開発が容易である。 Design and development is easy.

【００４０】より詳細には、このように各部を分離して構成すると、各部は、データとストローブ信号にしたがってデータを取り込み、クロック信号に従って処理を行って、結果をバスに出力する、という単純な動作にしたがったパイプライン処理を実現でき、常に他のブロックの状態を監視する必要がないので、設計が容易となる。 [0040] More specifically, when configured in this manner to separate the various parts, each part takes in the data according to the data and the strobe signal, performs processing in accordance with the clock signal, and outputs the result to the bus, a simple that can achieve pipeline processing in accordance with the operation, always it is not necessary to monitor the state of the other blocks, it is easy to design.

【００４１】図４に、ＤＤＰ１００を用いたＩＣテスタ４０のブロック図を示す。 [0041] FIG. 4 shows a block diagram of an IC tester 40 using DDP100.ＤＤＰ１００は、外部データ・バス１１８を介して各ＴＶＧ１６に接続されると共に、テスタ・コントローラ・アドレス・データ・バス１ DDP100 is connected via the external data bus 118 to each TVG16, tester controller address data bus 1２８を介してテスタ・コントローラ２０に接続されている。 It is connected to the tester controller 20 through 28.マスタ・シーケンサ１４０は各ＴＶＧ１６、ＤＤＰ The master sequencer 140 each TVG16, DDP１００およびテスタ・コントローラ２０に接続され、テストのスタート・ストップ等の制御を行う。 Is connected to 100 and the tester controller 20 controls the start-stop, etc. of the test.

【００４２】以下に、上記の構成のＤＤＰ１００を用いて、どのように多様なＩＣのアプリケーションを実現するかについて説明する。 [0042] Hereinafter, with reference to DDP100 configuration of the above will be described how to achieve a variety of IC applications.

【００４３】アプリケーション１：データ列発生装置 例えば、ランダムなデータを高速に発生する必要がある場合には、データ処理部に所望のビット数の乱数発生器を構成してランダム・データを生成する。 [0043] Application 1: Data train generator example, if you need to generate random data at a high speed, generates a random data constitute a desired number of bits of the random number generator in the data processing unit.乱数発生器はハードウエア的に実現しているので、テスタ・コントローラやマイクロプログラム内蔵のＤＳＰがデータを発生するよりも、高速にリアルタイムに発生できる。 Since the random number generator is implemented in hardware, the tester controller or micro-program the DSP than generates data can be generated in real time at high speed.

【００４４】長大な周期のデータが必要な場合には、Ｄ [0044] If the data of the lengthy period is required, DＳＰ１０８を用いて大容量のメイン・メモリ１１２に短時間でデータを作成格納しておき、データ処理部１０４ SP108 leave create store data in a short time to the main memory 112 of a large capacity using a data processing unit 104を介して出力してもよいし、リアルタイムにＤＳＰ１０ May output through, DSP 10 in real time８で生成したデータをデータ処理部１０４で処理を施しながら出力してもよい。 Generated data in 8 may be output while subjected to a treatment by the data processing unit 104.

【００４５】アプリケーション２：データ評価装置 長いヘッダ部を含む通信用ＩＣからのデータを評価する場合には、データ処理部１０４にカウンタ等でヘッダ部を検出するモジュールを構成しておき、ヘッダを取り除いたデータをメイン・メモリに格納することで、データ部をリアルタイムに取り出し評価することができる。 [0045] Application 2: when evaluating the data from the communication IC including a data evaluation device long header section, leave configure the module for detecting a header portion to the data processing unit 104 in a counter or the like, removes the header the data that stored in the main memory can be evaluated retrieve data unit in real time.このヘッダを取り除くモジュールの構成は、再構成可能な論理デバイスを使用するので、デバッグして修正するのも短時間・低コストでできるし、ＩＣの仕様変更によりヘッダ部の長さ、内容が変更になっても容易に対応できる。 Construction of a module to remove this header, it uses the logical device reconfigurable to be in even shorter time and cost to fix debugging, the length of the header portion, the content is changed due to specification changes of IC it is possible to easily deal even if the.

【００４６】アプリケーション３：画像ＩＣ評価装置 ＣＣＤやＣＭＯＳイメージャ等のイメージ・センサのデジタル変換した信号を出力するタイプの素子の画素データのばらつき測定に、本発明によるＤＤＰ１００を用いると、短時間でテストを行うことができる。 [0046] Application 3: variability measure of the pixel data of the type of device that outputs digital converted signal of an image sensor such as image IC evaluation device CCD or CMOS imager, the use of DDP100 according to the invention, the test in a short time It can be performed.

【００４７】例えば一例として総画素数は５１２Ｋ個のイメージ・センサを考える。 [0047] For example, the total number of pixels as an example, think about the 512K individual image sensors.画素ｉのｊ回目の測定データをｘ ijとするとき、各画素のデータの分散σ iは、各ｘ iを、例えば１０回ずつ測定するとすると、 When the j th measurement data of the pixel i and x ij, variance sigma i data of each pixel, each x i, for example, when the measured ten times,

【００４８】 [0048]

【数１】 [Number 1]

【００４９】で求められる。 It is determined by the [0049].

【００５０】すべての計算をテスタ・コントローラで行うためには、１０回分の測定データをメモリに蓄える必要があり、５Ｍワードの深さが必要になってしまい、テスタ・コントローラに転送する時間だけでも膨大になってしまう。 [0050] In order to perform all calculations in the tester controller, it is necessary to store 10 times of measurement data in the memory, it becomes the required depth of 5M words, even just time to transfer to the tester controller it becomes enormous.ＤＳＰを使用するとしても、ＤＳＰは内部でマイクロプログラムによる処理をしているためにリアルタイム処理をするほど高速ではないので、追従できない。 As also use DSP, because it is not as fast as the real-time processing to the DSP that the treatment with internally microprogram can not follow.そのため、一旦全測定データをメモリに格納しなければならない。 Therefore, it is necessary to temporarily store all measurement data in memory.

【００５１】本発明によるＤＤＰを用いると、次のように高速にテストすることができる。 [0051] With the DDP according to the invention, it can be tested at high speed as follows.

【００５２】まず、データ処理部１０４にハードウエア的に二乗演算および加算演算を行う演算部を構成しておき、測定毎に、各画素の Firstly, it leaves an arithmetic unit for performing hardware to square and add operations to the data processing unit 104, for each measurement, for each pixel

【００５３】 [0053]

【数２】 [Number 2]

【００５４】と [0054] and

【００５５】 [0055]

【数３】 [Number 3]

【００５６】をリアルタイムに計算し、ローカル・メモリ１０６に保存する。 [0056] The calculated in real time and stored in the local memory 106.イメージ・センサからのデータ収集後にＤＳＰ１０８を使用してローカル・メモリ１０６ Use DSP108 after data acquisition from the image sensor local memory 106に格納されたデータから、式１に従い除算、差演算、平方根演算を行うことで各画素のσ iを求める。 From the stored data, the division in accordance with equation 1, a difference calculation, seek sigma i of each pixel by performing a square root operation.テスタ・ Testerコントローラ２０へは各画素のσ iの値だけを転送すればよいので、データ転送にかかる時間は僅かで済む。 Because the controller 20 may be transferred only the value of the sigma i of each pixel, the time requires a little according to the data transfer.

【００５７】本発明を好適な実施形態を参照して具体的に図示及び説明したが、当業者には本発明の精神および範囲から逸脱することなく、その形態および細部に様々な変更を加えることが可能である。 [0057] While the invention has been particularly shown and described with reference to preferred embodiments, without to those skilled in the art without departing from the spirit and scope of the present invention, the addition of various changes in form and detail it is possible.

【００５８】 [0058]

【発明の効果】以上のように、本発明を用いると、多様なＩＣの機能に対応したデータ発生あるいはデータ評価を行うデジタル・データ処理装置を構成することができる。 As is evident from the foregoing description, it is possible to configure the use of the present invention, a digital data processing apparatus for data generation or data evaluation corresponding to various IC features.

【００５９】それにより、データ処理部及びＩ／Ｏ部及びメモリＩ／Ｆ部でハードウエアをダイナミックかつフレキシブルに変更することができるので、短期間でアプリケーションを開発することができる。 [0059] Thus, since the data processing unit and the I / O unit and the memory I / F unit may change the hardware dynamically and flexible, it is possible to develop applications quickly.

【００６０】さらに、ＤＳＰを再構成可能な論理デバイスと共に用いることにより、それぞれが得意な演算を行うように分担させることで、より高速なテストを実現できる。 [0060] Further, by using together with the reconfigurable logic devices DSP, it is to share so that each makes a good operation can be realized faster testing.

【００６１】その上、再構成可能な論理デバイスを、Ｉ [0061] Moreover, the logical device reconfigurable, I／Ｏ部、データ処理部、メモリＩ／Ｆ部に用いることにより、データ処理部の入出力仕様を単純にすることができ、設計がしやすくなる。 / O unit, the data processing unit, by using the memory I / F section, it is possible to simplify the input and output specifications of the data processing unit, it is easy to design.

【００６２】又、本装置１台で、データの発生あるいはデータの評価を行う様々なＩＣのアプリケーションに対応できるので、開発コストを低減することができる上、 [0062] Also, in the apparatus one, the generation or evaluation of the data of the data can deal with various IC applications performing, on can reduce development costs,生産台数か多くないような特定用途向けＩＣのアプリケーションにも木目細かく柔軟に対応できる。 Finely flexibly cope with the application of the application-specific IC as not greater or production volume.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図１】従来のＩＣテスタにおけるデジタル・データの処理を説明するブロック図である。 1 is a block diagram illustrating a process of digital data in a conventional IC tester.

【図２】ＤＳＰを備えた従来のＩＣテスタにおけるデジタル・データの処理を説明するブロック図である。 2 is a block diagram illustrating a process of digital data in a conventional IC tester equipped with DSP.

【図３】本発明によるデータ処理装置のブロック図である。 Is a block diagram of a data processing apparatus according to the present invention; FIG.

【図４】本発明によるデータ処理装置を備えたＩＣテスタのブロック図である。 It is a block diagram of an IC tester having a data processing device according to the invention; FIG.

Claims (6)

Translated from Japanese

(57)【特許請求の範囲】 (57) [the claims]

【請求項１】外部とのデータの入出力において、内部で利用しやすいように信号線を変換する、内部構成を該変 1. A data input and output with the outside, converts the signal line to be easy to use internally, the displacement of the internal structure換内容に応じて変更できる第１の再構成可能な論理デバ<br>イスと 、 第１のメモリあるいは前記第１の再構成可能な論理デバイスからデータを受け取り、内部に構成された素子の組み合わせに従ってデータを処理する、内部構成を該デーA first reconfigurable logic Device <br> Lee scancan be changed in accordance with the conversion content, receives the data from the first memory or said first reconfigurable logic device, the elements configured in the interior processing data according to a combination, the internal structure the dataタ処理に応じて変更できる第２の再構成可能な論理デバ<br>イスと 、 前記第２の再構成可能な論理デバイスと第１のメモリとの間でデータを送受する際に所定のインターフェースをとる、内部構成を該インターフェースに応じて変更できA second reconfigurable logic Device <br> Lee scancan be changed depending on the data processing, predetermined at the time of transmitting and receiving data to and from said second reconfigurable logic device and the first memory interfacing, the internal structure can be changed in accordance with the interfaceる第３の再構成可能な論理デバイスとを有し、 前記第１ないし第３の再構成可能な論理デバイスは、内部構成を書込むための書込み線をそれぞれ備えていることを特徴とするデータの発生あるいはデータの評価を行うＩＣテスト用データ処理装置。 And a third reconfigurable logic devicesthat, the first to third reconfigurable logic device is characterized in that it comprises respectively a write line for writing internal configuration data of occurrence or IC test data processing apparatus for performing the evaluation of the data.

【請求項２】前記第２の再構成可能な論理デバイスとデータを送受する第２のメモリを有し、 該送受の経路は、前記第２および第３の再構成可能な論理デバイス間のデータの経路とは異なる高速なバスを介することを特徴とする請求項１に記載のデータ処理装置。 2. A has a second memory for transmitting and receiving the second reconfigurable logic device and data path of the transmission and reception, the second and third data between reconfigurable logic device the data processing apparatus according to claim 1, characterized in that through the different high-speed bus and route.

【請求項３】前記第２のメモリとデータを送受するデジタル信号処理装置であって、前記デジタル信号処理装置は、前記第２および第３の再構成可能な論理デバイスともデータを送受することを特徴とする請求項２に記載のデータ処理装置。 3. A digital signal processing apparatus for transmitting and receiving the second memory and the data, the digital signal processing apparatus, a sending and receiving the data with the second and third reconfigurable logic device the data processing apparatus according to claim 2, characterized.

【請求項４】前記第１ないし第３の再構成可能な論理デバイスは、フィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）を有する請求項１ないし３のいずれかに記載のデータ処理装置。 Wherein said first to third reconfigurable logic device is claims 1 having a field programmable gate array (FPGA) data processing apparatus according to any one of 3.

【請求項５】前記第１ないし第３の再構成可能な論理デバイスと前記デジタル信号処理装置とを制御するコントローラ部を有することを特徴とする請求項１ないし４のいずれかに記載のデータ処理装置。 5. The data processing according to any one of claims 1, characterized in that a controller unit for controlling the first to third reconfigurable logic device and said digital signal processing device 4 apparatus.

【請求項６】前記コントローラ部には、シーケンサとシーケンス・メモリとを有することを特徴とする請求項５ The method according to claim 6, wherein the controller unit, claims and having a sequencer and sequence memory 5に記載のデータ処理装置。 The data processing apparatus according to.